沖激脈沖雷達時域接收機設計與實現(xiàn).pdf

1、超寬帶雷達技術在各個領域擁有巨大的潛在應用價值，已成為時下研究的熱點。超寬帶雷達發(fā)射信號一般為占空比極小的納秒量級的窄脈沖，具有高達吉赫茲的寬帶特性。接收機作為系統(tǒng)的主要組成部分，其能否對回波信號有效采樣接收，直接影響著系統(tǒng)的性能。本文針對超寬帶雷達回波信號采樣接收問題展開研究，采用等效采樣方法設計實現(xiàn)了一種新型的、高效的沖激脈沖雷達時域接收機。該接收機等效采樣率為10GSPS，模數(shù)轉換量化精度為16位，具有較高動態(tài)范圍，主要內容概括如

2、下：
　　1、針對沖激脈沖雷達對靜止或低速運動目標探測時，回波信號在一定脈沖發(fā)射重復周期內波形幾乎一致，提出利用等效采樣方法進行數(shù)據(jù)采集。通過設計精密時鐘電路產(chǎn)生100MHz采樣時鐘和10MHz同步時鐘，然后利用延時電路對采樣時鐘周期步進延時100ps，實現(xiàn)等效時間采樣。等效采樣率為10 GSPS，等效采樣周期為10 us，實際測試表明該接收機可很好的恢復脈沖回波信號波形。該設計既可大大降低超寬帶采樣對ADC的要求，實現(xiàn)較高的等效

3、采樣率，又簡化了數(shù)據(jù)處理和傳輸電路設計，降低系統(tǒng)功耗和成本。
　　2、設計并實現(xiàn)了基于FPGA的數(shù)據(jù)接收、處理及系統(tǒng)控制平臺，主要包括系統(tǒng)配置和主控模塊、等效采樣模塊、及數(shù)據(jù)緩存和傳輸控制模塊等。采用自頂向下思想對FPGA邏輯電路進行模塊劃分，設計模塊之間的接口，并對各模塊進行結構與時序設計，基于Ver ilo g語言完成各模塊編碼與仿真。采樣數(shù)據(jù)最后通過 US B2.0接口發(fā)送到上位機，提高了接收機數(shù)據(jù)采集與傳輸實時性。