數(shù)字圖像高速采集和傳輸技術(shù)的研究與實(shí)現(xiàn).pdf

1、近年來，圖像處理和檢測技術(shù)已經(jīng)在國防工業(yè)、汽車電子、醫(yī)藥衛(wèi)生、視頻監(jiān)控和工業(yè)測量等領(lǐng)域得到廣泛應(yīng)用，如何解決圖像高分辨率和實(shí)時(shí)傳輸之間的矛盾，開發(fā)出一款實(shí)時(shí)性能更好的工業(yè)相機(jī)對相關(guān)領(lǐng)域的發(fā)展具有重要意義。同時(shí)，隨著網(wǎng)絡(luò)和多媒體技術(shù)的發(fā)展，對信息數(shù)據(jù)的存儲(chǔ)和傳輸都提出了更高的要求，也給現(xiàn)有的有限帶寬帶來了嚴(yán)峻的考驗(yàn)，極大地制約了圖像通信的發(fā)展。因此圖像壓縮技術(shù)得到越來越廣泛地關(guān)注。
　　為了實(shí)現(xiàn)圖像數(shù)據(jù)的高速采集和傳輸，設(shè)計(jì)一款以D

2、SP和FPGA為核心處理架構(gòu)的高速工業(yè)相機(jī)。FPGA實(shí)時(shí)采集圖像數(shù)據(jù)，并對圖像進(jìn)行簡單算法預(yù)處理后，傳輸?shù)紻SP進(jìn)行復(fù)雜算法處理，系統(tǒng)通過高速以太網(wǎng)接口與上位機(jī)進(jìn)行通訊。高速相機(jī)系統(tǒng)應(yīng)用高性能DSP和FPGA以及大容量高速存儲(chǔ)技術(shù)，通過提高FPGA對圖像預(yù)處理的算法效率，并在DSP中實(shí)現(xiàn)JPEG圖像壓縮算法，提升了系統(tǒng)圖像采集和傳輸實(shí)時(shí)性。實(shí)驗(yàn)結(jié)果表明，當(dāng)圖像分辨率為1600?1200時(shí)，F(xiàn)PGA采集圖像速度為30fps，DSP向上位機(jī)

3、傳輸圖像速率可達(dá)30fps，可以滿足大多數(shù)工業(yè)領(lǐng)域?qū)D像采集和傳輸?shù)膶?shí)時(shí)性要求。
　　本文的主要工作內(nèi)容如下：
　?。?）通過研究國內(nèi)國外工業(yè)相機(jī)的發(fā)展現(xiàn)狀，分析了國內(nèi)外工業(yè)相機(jī)軟件和硬件方面的差距，總結(jié)了工業(yè)相機(jī)的發(fā)展趨勢。
　　（2）在前人研究成果的基礎(chǔ)上，設(shè)計(jì)一款以DSP+FPGA為核心處理架構(gòu)的高速工業(yè)相機(jī)，并通過高速DDR2 SDRAM對圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)讀寫和存儲(chǔ)。根據(jù)要求設(shè)計(jì)系統(tǒng)硬件電路。
　?。?）

4、對系統(tǒng)DDR2高速信號(hào)線部分依據(jù)高速PCB的繪制原則進(jìn)行布線，同組信號(hào)之間滿足長度匹配要求，不同組信號(hào)線的布線間距滿足3W原則。
　　（4）編程實(shí)現(xiàn)FPGA控制CMOS傳感器進(jìn)行圖像采集，并通過IP核實(shí)現(xiàn)DDR2讀寫控制器設(shè)計(jì)，采集的圖像通過兩片DDR2進(jìn)行乒乓讀寫，并通過領(lǐng)域算法實(shí)現(xiàn)對圖像的中值濾波處理。
　?。?）在DSP中實(shí)現(xiàn)JPEG圖像壓縮編碼算法，并通過NDK網(wǎng)絡(luò)編程實(shí)現(xiàn)DSP和上位機(jī)之間的以太網(wǎng)通信。