面向閃存系統(tǒng)的LDPC糾錯碼技術研究.pdf

1、閃存（Flash memory）系統(tǒng)在使用過程中會不可避免地受到各種干擾而產(chǎn)生誤碼，因此通常需要引入糾錯碼（ErrorCorrecting Code，ECC）來保證數(shù)據(jù)存儲的可靠性。LDPC碼（LowDensityParity-Check Code）是一種線性分組糾錯碼，因為其具有接近香農(nóng)限的糾錯性能在通信領域得到了廣泛應用，但是LDPC碼譯碼復雜度高，譯碼過程消耗時間長，限制了其在閃存系統(tǒng)中的應用。
　　本文針對上述實際問題，研

2、究了閃存系統(tǒng)的物理特性和LDPC碼的基本理論，在此基礎上提出了以較小代價獲取較高精度軟信息的方法，以提高LDPC譯碼器的性能，并將該優(yōu)化方法從二進制LDPC碼擴展至多進制LDPC碼。本文的主要研究內容和取得的成果如下：
　　1、LDPC碼原理研究與參數(shù)設計。LDPC碼的幾個主要模塊：矩陣構造算法，編碼算法以及譯碼算法，都有多種不同的算法實現(xiàn)方式。閃存系統(tǒng)有其特殊的物理特性，對糾錯碼的各項參數(shù)都有限制，比如固定頁寬度、超高碼率等。本

3、文在完成LDPC碼的原理研究和MATLAB仿真的基礎上，對已有算法進行調整，重新選擇編碼的各項參數(shù)，設計符合閃存系統(tǒng)實際應用的編碼方案。
　　2、提出了基于閃存錯誤特征的聯(lián)合譯碼策略。LDPC碼譯碼器的迭代效率受軟信息精度影響，而以往閃存系統(tǒng)糾錯方案中獲取軟信息的時間、空間代價過大。本文在對閃存系統(tǒng)駐留錯誤數(shù)據(jù)進行總結的過程中，發(fā)現(xiàn)MLC閃存的存儲單元中駐留錯誤引起的位跳變存在一定的規(guī)律。根據(jù)這種規(guī)律，可以在原始錯誤率的基礎上計算

4、位錯誤率，提高軟信息精度，加快LDPC碼譯碼的迭代收斂速度，即減少譯碼時間消耗，同時增強糾錯能力。進行了二進制LDPC碼的對比實驗，驗證了該優(yōu)化策略能夠顯著提高二進制LDPC碼的時間效率和糾錯能力。
　　3、研究了面向閃存系統(tǒng)的多進制LDPC碼。多進制LDPC碼是二進制LDPC碼在高階有限域GF(q)的擴展，其已經(jīng)被證明具有比二進制LDPC碼更強的糾錯能力，但多進制LDPC碼的譯碼復雜度比二進制LDPC碼更高。本文研究了多進制校驗