基于FPGA的1553B總線控制器設計.pdf

1、各種飛行設備的姿態(tài)控制系統(tǒng)如同人類的手腳一樣控制著飛行設備的姿態(tài)。姿態(tài)控制系統(tǒng)中控制計算機負責所有命令和數據的下發(fā),是整個系統(tǒng)的大腦。對于目前應用廣泛的1553B總線協(xié)議,控制計算機不能滿足通信需求。本課題針對該問題設計了由控制計算機到RT終端的中繼器——1553B總線控制器,實現(xiàn)了由控制計算機到RT終端的可靠通信。設計中采用RS-422接口與彈載計算機進行通信,利用FPGA內部的IP核實現(xiàn)對1553B協(xié)議芯片的快速配置,在彈載計算機與

2、RT終端之間的數據通信進行了可靠性設計。
　　針對控制計算機與RT終端間接口不匹配的問題,采用RS-422接口作為中轉接口。本文采用一種分頻時鐘的方法來控制串行數據的波特率。用這種方法控制串行數據讀取點時,讀取點接近每個數據位的中間位置,這樣能避免因為信號的抖動而產生的錯誤,而且能避免因數據脈寬不準確而產生的誤讀。
　　提出了利用FPGA內部的IP核實現(xiàn)1553B協(xié)議芯片快速配置為BC功能的方法。1553B協(xié)議的實現(xiàn)采用了協(xié)

3、議芯片BU-61580。由于BU-61580可以工作在BC、RT和BM三種模式,在使用前首先要根據實際需要對其進行配置,每種功能需要配置的寄存器多達幾十個,按照常用的配置方法,配置芯片的邏輯非常冗長。為了簡化邏輯設計,對BU-61580進行快捷配置,設計中應用了FPGA內部的IP核,將配置信息預先存儲在ROM中,每次上電先將配置信息寫入BU-61580中。這樣就大大縮短了軟件的長度,同時修改配置參數更加方便。
　　為了提高彈載計算

4、機與RT終端間數據通信的可靠性,對通信邏輯進行了可靠性設計。設計中著重采用了避錯設計和查錯設計兩種設計方法。避錯設計貫穿程序編寫的始末,是程序設計必須遵守的基本原則。查錯設計則落實到了數據傳遞過程中的每個功能模塊,對數據傳輸的各個環(huán)節(jié)進行層層把關。進行了可靠性設計后,能夠全程監(jiān)視數據傳輸的各個環(huán)節(jié),保證了數據通信的萬無一失。
　　課題中的1553B總線控制器已通過各種試驗的考驗,試驗中未出現(xiàn)硬件的失效及邏輯功能的異常,證明對總線控