一種雷達(dá)目標(biāo)模擬器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在雷達(dá)的研發(fā)與生產(chǎn)過(guò)程中，科研工作者需通過(guò)大量反復(fù)的實(shí)驗(yàn)對(duì)其性能進(jìn)行測(cè)試和改善。但全部采用外場(chǎng)實(shí)驗(yàn)的方式會(huì)耗費(fèi)大量的財(cái)力、物力及人力，且實(shí)驗(yàn)有時(shí)會(huì)受到各種外界因素的影響無(wú)法進(jìn)行。雷達(dá)目標(biāo)模擬技術(shù)的本質(zhì)就是對(duì)目標(biāo)的電磁反射特性進(jìn)行模擬，該技術(shù)的應(yīng)用縮短了雷達(dá)研制周期也節(jié)省了研制成本，加快了開發(fā)進(jìn)度，有著重要意義。
　　本文的主要工作如下：
　　1、基于雷達(dá)信號(hào)和雷達(dá)回波相關(guān)理論，分析了點(diǎn)目標(biāo)距離特性、速度特性、幅度起伏特性，建

2、立了目標(biāo)回波模擬數(shù)學(xué)模型，設(shè)計(jì)了仿真程序，對(duì)目標(biāo)回波模擬過(guò)程中涉及的信號(hào)處理相關(guān)算法進(jìn)行了驗(yàn)證；
　　2、進(jìn)行了基于 FPGA的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)，搭建了以 Xilinx公司XC6VLX240T芯片為核心的硬件平臺(tái)，完成了基于此硬件平臺(tái)的邏輯設(shè)計(jì)及功能實(shí)現(xiàn)，給出了包括時(shí)鐘模塊、高速采集模塊、片外存儲(chǔ)模塊、模擬輸出模塊等的詳細(xì)設(shè)計(jì)方案。通過(guò)控制回波的時(shí)延和多普勒頻移，實(shí)現(xiàn)了對(duì)目標(biāo)距離和速度特性的模擬。其中時(shí)延采用片外存儲(chǔ)方式實(shí)現(xiàn)，

3、選取DDR3 SDRAM作為存儲(chǔ)模塊的核心，并對(duì)DDR3 SDRAM添加上下行FIFO和控制器，完成時(shí)鐘變換和數(shù)據(jù)的時(shí)鐘同步；多普勒頻移通過(guò)將時(shí)延后信號(hào)與 NCO產(chǎn)生的頻移信號(hào)正交混頻實(shí)現(xiàn)；同時(shí)模擬了目標(biāo)RCS起伏，該起伏為服從瑞利分布的SwerlingⅡ型起伏模型；
　　3、給出了系統(tǒng)功能及性能驗(yàn)證方法，將發(fā)射數(shù)據(jù)和回波數(shù)據(jù)導(dǎo)入Matlab，利用Matlab對(duì)目標(biāo)模擬系統(tǒng)的性能進(jìn)行了分析和驗(yàn)證。采用脈沖壓縮、互模糊函數(shù)和計(jì)算輸出