基于FPGA的高速高密度存儲系統(tǒng)設(shè)計與實現(xiàn).pdf

1、伴隨著信息時代的飛速發(fā)展，數(shù)據(jù)傳輸和存儲越來越多的被廣泛應(yīng)用于通信、軍事、互聯(lián)網(wǎng)等不同領(lǐng)域。數(shù)據(jù)存儲技術(shù)已經(jīng)成為重要研究領(lǐng)域和研究熱點。近年來在雷達信號處理領(lǐng)域中，數(shù)據(jù)存儲作為整個系統(tǒng)的重要組成部分，對其數(shù)據(jù)速率、存儲容量、功耗、工作環(huán)境以及維護復雜程度等指標要求不斷提高。如何設(shè)計一款性能滿足各方面需求的存儲設(shè)備，是本文主要討論內(nèi)容。
　　在存儲介質(zhì)選擇方面，選用Micron公司MLC型閃存芯片，該芯片單片讀寫速度幾十MB/s，內(nèi)

2、部具有多個獨立操作單元。利用芯片這一特性，采用多級流水、多片閃存并行操作的方式有效提高數(shù)據(jù)讀寫速度，滿足最低速率1.5GB/s的設(shè)計要求。
　　在控制器件選擇方面，選用Xilinx公司Virtex-6系列芯片，完成板卡的主要邏輯功能設(shè)計。Xilinx公司與Altera公司作為全球生產(chǎn)可編程門陣列芯片最大的兩家提供商，能夠為用戶提供各種需求、各種應(yīng)用領(lǐng)域的芯片產(chǎn)品，芯片設(shè)計具有豐富的經(jīng)驗和廣大的用戶基礎(chǔ)。
　　利用 Micro

3、blaze軟核的可裁剪結(jié)構(gòu)搭建了嵌入式處理器，這種靈活的設(shè)計方法縮短了產(chǎn)品的研發(fā)周期，處理器結(jié)構(gòu)修改方便，通過Xilinx提供的EDK和SDK開發(fā)環(huán)境即可完成全部設(shè)計流程。
　　通過Verilog HDL硬件語言編程，設(shè)計了PCI-E、Serial RapidIO等高速接口。Virtex-6系列的高速接口硬件上基于GTX吉比特收發(fā)器，通過調(diào)用IP核實現(xiàn)不同協(xié)議接口標準的物理層和數(shù)據(jù)鏈路層。本文介紹了 PCI-E總線協(xié)議，分析數(shù)據(jù)鏈

4、路層之上事務(wù)層的工作方式，設(shè)計通過事務(wù)層對包的組裝和解析，完成 PIO方式和DMA方式的信息傳輸。
　　通過對數(shù)據(jù)檢錯糾錯的校驗機制進行研究，介紹BCH碼理論基礎(chǔ)，敘述了編碼與解碼的公式推導。通過優(yōu)化設(shè)計方法，選用矩陣乘法實現(xiàn)BCH編碼部分，選用BM迭代算法和錢搜索算法實現(xiàn)BCH解碼部分。
　　本文基于實驗室某雷達信號處理項目，針對雷達系統(tǒng)的性能需求和工作環(huán)境的限制等情況，討論實現(xiàn)高速高密度存儲系統(tǒng)的方案設(shè)計和具體實現(xiàn)方法。

5、該系統(tǒng)采取閃存芯片組成存儲陣列，Xilinx公司Virtex-6系列FPGA芯片為控制芯片，通過流水和并行操作的方式實現(xiàn)了讀寫速率1.5GB/ s、容量3TB、能夠通過PCI-E和Serial RapidIO等高速接口與單板機和雷達系統(tǒng)的其他功能模塊相互通信，同時設(shè)計并實現(xiàn)了一定糾錯能力的差錯控制編碼，達到高速高密度存儲系統(tǒng)的設(shè)計需求。經(jīng)過大量實驗，得到的結(jié)果表明本文所設(shè)計的高速高密度存儲系統(tǒng)的各項性能指標滿足設(shè)計要求，保證在要求的環(huán)境