基于FPGA的連續(xù)存儲(chǔ)系統(tǒng)實(shí)現(xiàn).pdf

1、隨著信息技術(shù)的發(fā)展，通訊、雷達(dá)等領(lǐng)域?qū)Ω咚?、大容量?shù)據(jù)實(shí)時(shí)存儲(chǔ)提出了更高的要求。在控制系統(tǒng)中，高速數(shù)據(jù)獲取常用到數(shù)據(jù)緩沖存儲(chǔ)器，其原因是微控制器及常規(guī)總線難以及時(shí)地處理現(xiàn)場(chǎng)高速輸出的數(shù)據(jù)流。在海量連續(xù)數(shù)據(jù)存儲(chǔ)板的控制系統(tǒng)中，采用集成度高、功耗低、可靠性高、處理能力強(qiáng)的動(dòng)態(tài)同步隨機(jī)存儲(chǔ)器SDRAM，是最好的選擇。但是，與速度快、控制簡(jiǎn)單的SRAM相比，SDRAM存儲(chǔ)有復(fù)雜的時(shí)序要求，需要定時(shí)刷新，為此，必須設(shè)計(jì)SDRAM控制器。為了降低系

2、統(tǒng)成本，采用FPGA技術(shù)，并使用Vefilog語言設(shè)計(jì)和實(shí)現(xiàn)控制器。 本論文簡(jiǎn)要介紹了發(fā)展高速數(shù)據(jù)采集及存儲(chǔ)系統(tǒng)的必要性和重大意義，存儲(chǔ)體發(fā)展現(xiàn)狀，以及任務(wù)研究的通用存儲(chǔ)擴(kuò)展模塊的應(yīng)用范圍和概況介紹；針對(duì)SDRAM的固有內(nèi)部特性，設(shè)計(jì)了乒乓存儲(chǔ)方案和內(nèi)存交錯(cuò)存儲(chǔ)方案，解決了定時(shí)刷新與數(shù)據(jù)讀寫的矛盾，以及預(yù)充電與數(shù)據(jù)讀寫的矛盾，從而滿足了高速連續(xù)數(shù)據(jù)流不間斷存儲(chǔ)的要求；結(jié)合實(shí)際系統(tǒng)設(shè)計(jì)，設(shè)計(jì)了使用大規(guī)模集成電路FPGA實(shí)現(xiàn)的硬件接