基于FPGA的雷達(dá)回波采集存儲(chǔ)系統(tǒng)設(shè)計(jì).pdf

1、雷達(dá)回波數(shù)據(jù)對(duì)現(xiàn)代雷達(dá)的研制工作有重要意義，同時(shí)對(duì)回波數(shù)據(jù)的分析是雷達(dá)應(yīng)用的基礎(chǔ)。本文結(jié)合實(shí)驗(yàn)室課題的具體指標(biāo)要求，針對(duì)應(yīng)用于彈載、機(jī)載、船載等特殊領(lǐng)域下的雷達(dá)，設(shè)計(jì)了基于FPGA的雷達(dá)回波采集存儲(chǔ)設(shè)備對(duì)其雷達(dá)回波數(shù)據(jù)進(jìn)行實(shí)時(shí)高速采集、抗干擾傳輸與可靠存儲(chǔ)，供事后對(duì)數(shù)據(jù)回讀并做相應(yīng)分析。
　　在對(duì)被采集信號(hào)進(jìn)行分析、建模、仿真的基礎(chǔ)之上，并結(jié)合具體指標(biāo)要求。采用將采編單元與存儲(chǔ)單元分離，兩者之間通過LVDS信號(hào)形式進(jìn)行傳輸?shù)目傮w方

2、案。采編單元上電啟動(dòng)后開始工作，將經(jīng)AD采集轉(zhuǎn)換處理后的數(shù)字量送至存儲(chǔ)單元，存儲(chǔ)單元在接收到啟動(dòng)信號(hào)之后對(duì)數(shù)據(jù)進(jìn)行接收并存儲(chǔ)。存儲(chǔ)方式采用FIFO緩存、FLASH存儲(chǔ)陣列與并行流水線操作方式。分別使用ISE14.7與Cadence16.5對(duì)系統(tǒng)的軟硬件模塊進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)，包括有AD模塊、接口轉(zhuǎn)化、FPGA控制、存儲(chǔ)模塊、電源模塊、讀數(shù)模塊、上位機(jī)等部分。
　　對(duì)可能影響系統(tǒng)可靠性的各類因素進(jìn)行了分析，并將這些分析結(jié)果與思想貫穿整個(gè)

3、系統(tǒng)設(shè)計(jì)過程。主要選擇對(duì)系統(tǒng)可靠性影響最大的兩類因素進(jìn)行分析:1指標(biāo)規(guī)定了存儲(chǔ)單元的外殼體的尺寸，進(jìn)而限制實(shí)際放置PCB板的空間大小。選取PCB板中的幾組關(guān)鍵信號(hào)進(jìn)行反射與串?dāng)_的仿真，在仿真基礎(chǔ)上做出規(guī)則限制，按照限制后的規(guī)則進(jìn)行布局布線，并得出系統(tǒng)在當(dāng)前頻率條件下，信號(hào)質(zhì)量良好，無明顯失真現(xiàn)象;2對(duì)機(jī)械結(jié)構(gòu)進(jìn)行合理的設(shè)計(jì)，采用兩層殼體與二級(jí)殼體灌封的方式對(duì)電路板進(jìn)行保護(hù)，對(duì)機(jī)械材料的選擇與工藝處理進(jìn)行了介紹。通過分析最大程度的保證設(shè)備