基于因子圖與FPGA的LDPC碼概率譯碼算法研究及實現(xiàn).pdf

1、從1996年被重新發(fā)現(xiàn)以來，低密度校驗碼（Low-Density Parity-Check，簡稱LDPC碼）以其優(yōu)異的糾錯性能和可并行譯碼等優(yōu)點受到了研究人員的廣泛關(guān)注，并陸續(xù)被DVB-T2、IEEE802.11、IEEE802.16等中遠(yuǎn)距離無線數(shù)據(jù)傳輸標(biāo)準(zhǔn)采用。但是，由于譯碼算法的運(yùn)算量大、實現(xiàn)復(fù)雜度高，目前LDPC碼的應(yīng)用場合主要局限于衛(wèi)星、地面站等無線通信設(shè)備，而在小型化、低功耗設(shè)備應(yīng)用方面則受到了約束。
　　本文以LDP

2、C碼在因子圖上的譯碼過程，以及FPGA的工作特點為基礎(chǔ)，提出一種簡初始化的譯碼算法及其譯碼器設(shè)計方案。全文主要內(nèi)容如下：
　　在譯碼算法方面，重點介紹了置信傳播譯碼算法、最小和譯碼算法以及因子圖的基本概念，研究了LDPC碼在因子圖上的譯碼過程，根據(jù)其初始化過程由變量節(jié)點完成的特點，提出了簡初始化的置信傳播譯碼算法；并在此基礎(chǔ)上對該算法進(jìn)行簡化，建立簡初始化的最小和算法，使其更加適合在FPGA平臺上實現(xiàn)。
　　在譯碼器設(shè)計方面

3、，本文針對CCSDS131.1-O-1標(biāo)準(zhǔn)中碼率為0.4的LDPC碼，提出一種可適用于多種碼長的多路并行譯碼器設(shè)計方案，詳細(xì)介紹了譯碼器中包括變量節(jié)點更新模塊、校驗節(jié)點更新模塊、尋址模塊在內(nèi)的各個模塊的設(shè)計方法，并重點對這些模塊的接口設(shè)計、工作模式、工作時序等關(guān)鍵內(nèi)容進(jìn)行了分析。最后，在所構(gòu)建的Xilinx XC4VSX35 FPGA平臺上實現(xiàn)了（2560,1024）LDPC碼譯碼器的設(shè)計；結(jié)果表明，該譯碼器在誤碼率為1e-5的條件下，