高介電常數(shù)疊柵介質(zhì)的淀積工藝與特性研究.pdf

1、高介電常數(shù)柵介質(zhì)材料在集成電路金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件和寬禁帶半導(dǎo)體功率器件中的作用極其重要。當(dāng)器件特征尺寸降至45nm以下時(shí)，要求MOS結(jié)構(gòu)柵介質(zhì)層的等效氧化層厚度保持在10埃米以下，傳統(tǒng)的二氧化硅結(jié)構(gòu)將無(wú)法滿足器件的性能要求，需要在柵介質(zhì)層中引入高介電常數(shù)材料，以達(dá)到保證MOSFET特征尺寸持續(xù)縮小的目標(biāo)。而在半導(dǎo)體功率器件領(lǐng)域，以高電子遷移率晶體管(HEMT)器件為例，為了在提高器件抗擊穿特性的同時(shí)保證器件

2、對(duì)溝道的控制能力，高介電常數(shù)材料的引入亦成為必然。本文研究的高介電常數(shù)材料為L(zhǎng)a2O3和Y2O3，它們被認(rèn)為是下一代高介電常數(shù)柵介質(zhì)材料的候選者，通過(guò)大量的實(shí)踐與理論分析，主要研究結(jié)果如下：
　　1.通過(guò)原子層淀積技術(shù)，研究了在AlGaN/GaN外延層上制備了La/Al生長(zhǎng)循環(huán)比不同的高介電常數(shù)Al2O3/La2O3疊柵介質(zhì)材料樣品的特性。橢圓偏振儀和原子力顯微鏡(AFM)的測(cè)試結(jié)果表明，在總的生長(zhǎng)循環(huán)數(shù)相同的前提下，材料的厚度基

3、本保持一致，所有樣品的表面粗超度的均方根(RMS)均小于0.47nm。隨著La/Al生長(zhǎng)循環(huán)比的降低，薄膜中的Al2O3增多，樣品的表面粗糙度減小。這說(shuō)明疊柵材料中的Al2O3組分能夠很好地改善柵介質(zhì)材料的均勻性，原因是由于Al2O3的吸濕性較弱，當(dāng)薄膜中Al2O3的組分較多時(shí)，由于La2O3的吸濕性所引起的材料表面形貌變化會(huì)變?nèi)?，使材料的均勻性得到改善。電?電壓(C-V)測(cè)試表明樣品的介電常數(shù)隨著La/Al生長(zhǎng)循環(huán)比的減小而顯著降低

4、，分別為20,17,13和9。這是由于La2O3組分吸收了較多的水汽，形成了La(OH)3，導(dǎo)致材料的介電常數(shù)急劇下降。隨著La/Al生長(zhǎng)循環(huán)比的降低，樣品的平帶電壓出現(xiàn)負(fù)向漂移。通過(guò)XPS分析，發(fā)現(xiàn)在Al2O3/La2O3界面形成了電偶極子層，偶極子在介質(zhì)中的位置不同解釋了MOS電容平帶電壓負(fù)向漂移的原因。
　　2.在P型硅襯底上制備了La/Al生長(zhǎng)循環(huán)比不同的高介電常數(shù)Al2O3/La2O3疊柵介質(zhì)材料樣品。結(jié)果表明，不同La

5、/Al生長(zhǎng)循環(huán)比的材料樣品的厚度基本一致。表面粗糙度的均方根均小于0.65nm。隨著La/Al生長(zhǎng)循環(huán)比的降低，樣品的表面粗糙度減小且平帶電壓發(fā)生負(fù)向漂移。接著，利用本文第三章中所提出的電偶極子層理論，解釋了平帶電壓負(fù)向漂移的原因。
　　3.在P型硅襯底上制備了高介電常數(shù)Y2O3/Al2O3疊柵介質(zhì)材料。其中，Y2O3通過(guò)磁控濺射技術(shù)制備。實(shí)驗(yàn)表明，相較于ALD技術(shù)，磁控濺射法會(huì)對(duì)薄膜的表面造成較大的損傷。通過(guò) C-V曲線發(fā)現(xiàn)，相

6、比于直接將Y2O3制備在硅襯底上，在Y2O3與襯底間引入由ALD技術(shù)制備的Al2O3可以顯著提升樣品積累區(qū)電容的值并消除C-V曲線的回滯。對(duì)樣品進(jìn)行XPS分析后，發(fā)現(xiàn)高溫退火之后，對(duì)于Y2O3直接與襯底接觸的樣片，在其襯底界面處有釔硅酸鹽結(jié)構(gòu)生成，這種結(jié)構(gòu)的介電常數(shù)較低，導(dǎo)致電容值下降并引入了額外的氧化層陷阱電荷。接著，通過(guò)電導(dǎo)法計(jì)算了樣品的界面陷阱電荷密度，結(jié)論是，Al2O3界面層的引入將導(dǎo)致界面陷阱電荷密度的增加。進(jìn)一步，制備了Y2