高K柵介質(zhì)Ge MOS電容特性與制備研究.pdf

1、在集成電路集成度不斷提高，器件尺寸已經(jīng)進(jìn)入納米尺度并且還在不斷縮小的發(fā)展趨勢(shì)下，使用傳統(tǒng)的Si/SiO2/多晶硅結(jié)構(gòu)會(huì)因?yàn)檫^薄的SiO2柵介質(zhì)層而導(dǎo)致直接隧穿電流的急劇增大，從而使整個(gè)MOSFET功能失效。而采用高K介質(zhì)材料代替?zhèn)鹘y(tǒng)的SiO2柵介質(zhì)，能使得整個(gè)MOS結(jié)構(gòu)在保持性能的同時(shí)又具有厚的柵氧化層，可以抑制隧穿電流的增。同時(shí)，在納米尺度下，極易產(chǎn)生強(qiáng)場(chǎng)，而Si溝道的載流子遷移率較低，在強(qiáng)場(chǎng)下很容易達(dá)到速度飽和從而限制小尺寸器件性能

2、的進(jìn)一步提高。最后，高K介質(zhì)與多晶硅柵不兼容會(huì)引起的閾值電壓升高和載流子遷移率的衰減。因此，用載流子遷移率高的Ge溝道取代Si溝道，用金屬柵取代多晶硅柵，形成Ge/高K介質(zhì)/金屬柵電極結(jié)構(gòu)解決上述問題，成為了發(fā)展下一代半導(dǎo)體器件的優(yōu)秀選項(xiàng)。
　　 本文主要研究了Ge/高K介質(zhì)/金屬柵電極結(jié)構(gòu)所面臨的界面態(tài)密度較大問題以及改善界面特性的一些方法，包括NH3表面鈍化、超薄Si表面鈍化、界面F化、堆垛層結(jié)構(gòu)、PDA和PMA這六種界面處

3、理技術(shù)的原理和效果，并提出了對(duì)于提高Ge襯底/高K介質(zhì)界面質(zhì)量方法的一般性規(guī)律，為后續(xù)的研究提供理論基礎(chǔ)。最后，還實(shí)驗(yàn)制備了分別采用HfO2、Al2O3和Nd2O3作為柵介質(zhì)的Ge-MOS電容并進(jìn)行了C-V曲線測(cè)量，通過測(cè)量結(jié)果提取分析相關(guān)電學(xué)參數(shù)，為以后的相關(guān)生產(chǎn)制備提供實(shí)驗(yàn)數(shù)據(jù)。
　　 本論文的研究結(jié)果表明，如果不經(jīng)過界面處理，直接在Ge襯底上生長(zhǎng)高K介質(zhì)薄膜，在其界面處會(huì)存在較大的界面態(tài)，在測(cè)量結(jié)果中反映為C-V特性曲線的