堆棧高k柵介質(zhì)(In)GaAs MOS器件電子遷移率模型及界面特性研究.pdf

1、當MOSFET特征尺寸縮小到10納米節(jié)點后，基于硅的CMOS技術(shù)將趨于理論極限，而高遷移率溝道材料（如Ge和III-V族半導(dǎo)體）最有可能替代應(yīng)變硅溝道。其中，(In)GaAs化合物半導(dǎo)體具有高的電子遷移率，是實現(xiàn)超高速、低功耗n-MOSFET的理想溝道材料。然而，與 SiO2/Si系統(tǒng)相比，(In)GaAs表面缺乏高質(zhì)量的本族氧化物。為了獲得優(yōu)良的高k/(In)GaAs界面特性，需在淀積高k柵介質(zhì)前對(In)GaAs襯底表面進行化學(xué)處理

2、（如硫鈍化）、等離子體處理或淀積薄的界面鈍化層等。而堆棧高k柵介質(zhì)的使用將會引入遠程庫侖散射和遠程界面粗糙散射，使溝道載流子遷移率下降。針對上述問題，本文從理論上分析了影響遷移率退化的各種散射機制，由此建立了堆棧高k柵介質(zhì)InGaAs n-MOSFET反型溝道電子遷移率模型；實驗方面，圍繞高k柵介質(zhì)(In)GaAs MOS器件界面特性和電特性的改善，開展了一系列有意義的研究工作。
　　本研究在分析反型溝道二維電子氣遷移率各種散射機

3、制的基礎(chǔ)上，建立了堆棧高k柵介質(zhì)InGaAs n-MOSFET反型溝道電子遷移率模型。重點研究了遠程庫侖散射和遠程界面粗糙散射對遷移率的影響，并詳細分析了器件物理和結(jié)構(gòu)參數(shù)，包括高 k介質(zhì)和界面層的厚度、介電常數(shù)、固定電荷、界面關(guān)聯(lián)長度和界面粗糙度等對溝道電子輸運特性的影響。模擬結(jié)果顯示，為了獲得更小的EOT和更高的電子遷移率，高k介質(zhì)和界面層需有最佳的厚度匹配（如界面層~1 nm，高k介質(zhì)層~3 nm）以及合理的k值（如界面層~14，

4、高k介質(zhì)層~30），并需對介質(zhì)制備工藝進行優(yōu)化，以減小高k介質(zhì)中固定電荷密度和高k/界面層粗糙度。實驗方面，首先分別以TaON、AlON和GGO作為界面層，在硫鈍化的GaAs襯底上制備了HfTiON/界面層/GaAs MOS電容，在常用的退火溫度和氣體范圍，比較了兩種退火溫度和兩種退火氣氛（NH3，N2）對器件界面特性和電特性的影響，確定出合適的淀積后退火溫度（600℃）和退火氣氛（NH3）。對三種不同界面鈍化層樣品的電特性測量表明，M

5、OS器件的界面質(zhì)量均得到改善，獲得了低的界面態(tài)密度Dit、低的柵極漏電和高的器件可靠性，其中，以TaON為界面層的HfTiON/TaON/GaAs MOS器件呈現(xiàn)出最好的界面特性（帶隙中間附近Dit~1.0×1012 cm-2eV-1）、最低的柵極漏電流密度（7.3×10-5Acm-2@Vg= Vfb+1 V）、最小的電容等效厚度（1.65 nm）和最高的k值（26.2）。在上述實驗研究基礎(chǔ)上，進一步采用NH3等離子體氮化處理GGO作為

6、界面層，以HfTiON作為高k柵介質(zhì)，制備了HfTiON/GGON堆棧高k柵介質(zhì)InGaAs MOS電容。另一方面，采用射頻磁控濺射方法制備了 TiON/TaON多層復(fù)合柵介質(zhì) InGaAs MOS電容。結(jié)果表明，兩種表面鈍化方法，均可有效抑制界面低k氧化物（In/Ga/As-O）和單質(zhì)As的形成，顯著減少了高k/InGaAs界面及其附近相關(guān)缺陷，消除了費米能級釘扎效應(yīng)，從而獲得了優(yōu)良的界面特性、低的柵極漏電、小的CET、高的等效k值和