高K-GaAs MOS界面特性仿真研究.pdf

1、高K柵GaAs MOSFET器件結(jié)合了GaAs材料高電子遷移率和高K柵介質(zhì)低漏電的優(yōu)勢(shì)，有望成為未來(lái)延續(xù)摩爾定律的新方向。但是高K/GaAs界面處存在較高的界面陷阱密度，而目前界面陷阱對(duì)高K/GaAs MOS的電容和電學(xué)特性造成影響機(jī)理認(rèn)識(shí)還不足，這嚴(yán)重阻礙了高K/GaAs結(jié)構(gòu)的應(yīng)用，因此深入探究界面陷阱對(duì)電學(xué)特性的影響機(jī)理，不僅可以解釋實(shí)驗(yàn)中出現(xiàn)的重要現(xiàn)象同時(shí)也能為高K/GaAs MOSFET的研制提供理論指導(dǎo)。
　　針對(duì)高K/

2、GaAs MOS結(jié)構(gòu)中界面陷阱、GaAs能帶結(jié)構(gòu)、表面能量量子化、載流子的分布和輸運(yùn)機(jī)理等重要的材料特性和物理參量，探討了陷阱模型、遷移率模型、產(chǎn)生-復(fù)合模型、量子效應(yīng)模型、非拋物線(xiàn)效應(yīng)模型和多能谷效應(yīng)模型對(duì)器件特性研究的適用性，并確定了模型的關(guān)鍵參數(shù)。在此基礎(chǔ)上，分析了界面態(tài)對(duì)溝道中載流子遷移率的影響和量子效應(yīng)對(duì)柵電容的影響機(jī)理。
　　利用建立的高K/GaAs結(jié)構(gòu)的仿真模型，探究了界面陷阱對(duì)N型GaAs MOS電容的影響機(jī)理，詳

3、細(xì)討論了不同界面陷阱密度大小、界面陷阱處于禁帶中的不同位置以及界面陷阱的頻率效應(yīng)對(duì)電容的影響，并解釋了實(shí)驗(yàn)中C-V曲線(xiàn)中出現(xiàn)的反型區(qū)“凸起”現(xiàn)象和n型GaAs具有較p型GaAs更明顯的頻散現(xiàn)象，將利用此模型仿真所得的HfO2/n-GaAs MOS C-V曲線(xiàn)與實(shí)驗(yàn)得到的HfO2/n-GaAs MOS C-V曲線(xiàn)進(jìn)行了對(duì)比，發(fā)現(xiàn)仿真得到與實(shí)驗(yàn)相近的等效氧化層厚度（EOT）、平帶電壓、禁帶中央界面陷阱密度，驗(yàn)證了此模型的正確性。
　　

4、另外，通過(guò)界面陷阱對(duì)P型GaAs MOSFET電學(xué)特性的影響仿真發(fā)現(xiàn)，界面陷阱會(huì)導(dǎo)致閾值電壓向正壓方向漂移，溝道中電子遷移率下降和跨導(dǎo)的減小，并且比較了不同界面陷阱密度對(duì)電學(xué)特性的影響的大小，當(dāng)界面陷阱密度低于1×1012cm-2eV-1時(shí)，界面陷阱對(duì)器件電學(xué)特性影響較小，1×1012cm-2eV-1的界面陷阱密度使閾值電壓增加了0.2V左右，跨導(dǎo)最大下降量達(dá)500ms/mm，因而當(dāng)界面陷阱密度高于1×1012cm-2eV-1時(shí)，由界面