基于GPU的并行非結(jié)構(gòu)網(wǎng)格生成技術(shù)研究.pdf

1、本文針對大規(guī)模非結(jié)構(gòu)網(wǎng)格生成在時間和內(nèi)存上的瓶頸，綜述了目前國內(nèi)外非結(jié)構(gòu)網(wǎng)格生成技術(shù)的現(xiàn)狀及發(fā)展趨勢，闡述并分析了生成非結(jié)構(gòu)網(wǎng)格的一般技術(shù)和方法，通過結(jié)合圖形處理器(GPU)的高運(yùn)算性能，探究了一種基于GPU的并行網(wǎng)格生成技術(shù)。圍繞該技術(shù)本文進(jìn)行了相關(guān)方面的研究，論文的工作主要集中在以下四方面:
　　(1)介紹了Delaunay三角化方法的基本理論，常用的DT網(wǎng)格生成算法，給出了每種算法實現(xiàn)的基本步驟，并對這些算法的優(yōu)缺點(diǎn)進(jìn)行了比

2、較和分析，再結(jié)合并行化改造的難易程度，最終選取逐點(diǎn)插入算法來實現(xiàn)并行化的改造。
　　(2)針對目前分布式并行技術(shù)存在的不足，進(jìn)行了GPU并行化技術(shù)方面的研究。對CUDA編程模型、存儲模型、編程限制進(jìn)行簡要的介紹，總結(jié)出了GPU技術(shù)的應(yīng)用場景。
　　(3)通過綜合非結(jié)構(gòu)網(wǎng)格的靈活性和GPU高運(yùn)算性能，探究了一種面向非結(jié)構(gòu)網(wǎng)格生成的GPU并行化方案，并建立了基于GPU的并行非結(jié)構(gòu)網(wǎng)格生成(GPU-PUGG)的整體框架。同時，設(shè)計

3、了框架體系中主要的內(nèi)核函數(shù)，針對內(nèi)核函數(shù)中涉及的關(guān)鍵技術(shù)進(jìn)行了詳細(xì)設(shè)計，然后，通過對實例的測試，提出了改進(jìn)的方案。
　　(4)運(yùn)用基于GPU的并行歸約方法，提高了單元定位的效率;設(shè)計并采用了加鎖機(jī)制，實現(xiàn)了計算域網(wǎng)格的自動分塊;結(jié)合CPU-GPU異構(gòu)體系的數(shù)據(jù)傳輸特點(diǎn)，給出了三種優(yōu)化措施。
　　最后，將程序運(yùn)用于測試算例，驗證了基于GPU的并行非結(jié)構(gòu)網(wǎng)格生成技術(shù)的正確性和可行性，實驗結(jié)果表明:當(dāng)網(wǎng)格規(guī)模在105數(shù)量級時，文中