高壓功率MOSFET終端結(jié)構(gòu)設(shè)計.pdf

1、功率VDMOS以其高輸入阻抗、低驅(qū)動功率、較快的開關(guān)速度、較好的頻率特性以及較高的熱穩(wěn)定性等優(yōu)點，在半導體功率器件中一直占據(jù)著非常重要的地位。特別是近年對新能源、汽車電子、電源、照明等方面的需求日益迫切，功率VDMOS為電力電子領(lǐng)域的發(fā)展提供強大支撐的同時也顯示出了對社會經(jīng)濟發(fā)展的重要性。
　　隨著功率VDMOS的應(yīng)用范圍越來越廣，擊穿電壓作為其最基本的性能要求也越來越高。對于低壓的器件設(shè)計相對比較容易，產(chǎn)品種類繁多市場廣泛，而當

2、工作在高擊穿電壓時，需要考慮許多特殊效應(yīng)，并且不容易有效控制成本與性能之間的矛盾，這使得中高壓器件的設(shè)計難度會大很多。
　　高壓VDMOS芯片的耐壓能力往往由終端決定，終端是利用特殊的結(jié)構(gòu)分擔元胞區(qū)最外圍的高電場，從而保證不會由于Pbody外側(cè)電場集中而導致芯片提前擊穿，本文研究的內(nèi)容主要是聯(lián)系實際生產(chǎn)工藝對高壓芯片的終端結(jié)構(gòu)進行設(shè)計。
　　本文首先詳細介紹了功率VDMOS元胞的歷史演變以及現(xiàn)在的發(fā)展狀況，然后介紹了半導體器

3、件的基本擊穿形式，對雪崩擊穿的機理和不同情況PN結(jié)雪崩擊穿進行了理論分析，并結(jié)合實際VDMOS的芯片結(jié)構(gòu)分析解釋了終端提升芯片耐壓的工作原理。接著根據(jù)相關(guān)理論知識，基于Sentaurus TCAD仿真平臺設(shè)計了700V耐壓量級的場板場限環(huán)終端和900V耐壓量級的VLD、JTE終端。
　　在闡述場板場限環(huán)終端設(shè)計實現(xiàn)的過程中，本文首先對半導體工藝進行簡要介紹，并著重分析了關(guān)鍵工藝步驟對芯片結(jié)構(gòu)產(chǎn)生的影響。其次對場限環(huán)終端的基本設(shè)計方

4、法進行了分析討論，通過仿真驗證其可行性。接著設(shè)計了700V場板場限環(huán)終端，仿真擊穿電壓達到733.4V，優(yōu)化各項指標使其分布比較合理。之后將場限環(huán)終端與溝槽終端的結(jié)構(gòu)特點進行結(jié)合，設(shè)計了一種溝槽場限環(huán)(Trench FLR)終端結(jié)構(gòu)，在不增加掩膜的條件下，通過增加溝槽刻蝕的方式增加了場限環(huán)的結(jié)深，并且擊穿點的峰值電場對表面的影響有所減少，一定程度上增加了芯片的可靠性。
　　為了降低終端結(jié)構(gòu)的占用面積以及提升耐壓占平行平面結(jié)的比例，

5、本文設(shè)計了一款900V VLD結(jié)構(gòu)終端和一款900V JTE結(jié)構(gòu)終端，仿真擊穿電壓分別達到了938.5V和992V，終端耐壓分別達到了平行平面結(jié)擊穿電壓的93.3％和98.6％，終端長度分別僅有137μm和130.2μm。與700V場板場限環(huán)終端198μm的終端長度、84％的耐壓占比比較，VLD、JTE終端較大程度上減小了芯片的面積并提升了終端耐壓占平行平面結(jié)的比例。另外本文還提出以橫向緩變結(jié)來分析理解JTE結(jié)構(gòu)的工作原理，并通過仿真數(shù)