新型應(yīng)變SGOI-SOI MOSFET的結(jié)構(gòu)設(shè)計及性能分析.pdf_第1頁
已閱讀1頁,還剩128頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、應(yīng)變硅材料遷移率高、能帶結(jié)構(gòu)可調(diào),且其應(yīng)用與硅工藝兼容,是當(dāng)前國內(nèi)外關(guān)注的研究領(lǐng)域和研究發(fā)展重點,在高速/高性能器件和電路中有極大的應(yīng)用前景。而基于SOI技術(shù)的新型器件被認為是納米范圍內(nèi)具有應(yīng)用前景的器件結(jié)構(gòu)。本文從器件結(jié)構(gòu)、物理模型等方面對新型應(yīng)變SGOI/SOI MOSFET進行了分析研究。主要的研究工作和成果如下:
   1.在SOI結(jié)構(gòu)的基礎(chǔ)上引進應(yīng)變硅溝道,研究了堆疊柵介質(zhì)全耗盡應(yīng)變SGOIMOSFET新型器件,并對其

2、特性作了一些初步探索。研究了該器件的制備工藝,分析了該器件的電學(xué)特性,給出了其能帶結(jié)構(gòu)及其它參數(shù)的應(yīng)變模型?;诰_求解二維泊松方程,建立了堆疊柵介質(zhì)全耗盡應(yīng)變SGOI MOSFET精簡的二維表面勢解析模型、二維閾值電壓解析模型和亞閾值斜率模型。分析結(jié)果表明該結(jié)構(gòu)的器件能較好的抑制短溝道效應(yīng)(SCE)、漏致勢壘降低效應(yīng)(DIBL),并能提高其亞閾值特性。借助ISE軟件驗證了以上模型。結(jié)果表明理論計算模型和ISE模擬二者結(jié)果吻合較好。

3、r>   提出了一種新型的高k柵介質(zhì)應(yīng)變硅全耗盡SOI MOSFET結(jié)構(gòu)。通過求解二維泊松方程建立了該新結(jié)構(gòu)的二維閾值電壓模型。在該模型中考慮了影響閾值電壓的主要參數(shù)。分析了閾值電壓與弛豫層中的Ge組分、應(yīng)變硅層厚度的關(guān)系。研究結(jié)果表明閾值電壓隨弛豫層中Ge組分的提高和應(yīng)變硅層的厚度增加而降低。此外,還分析了閾值電壓與高k柵介質(zhì)的介電常數(shù)和應(yīng)變硅層的摻雜濃度的關(guān)系。研究結(jié)果表明閾值電壓隨高k介質(zhì)的介電常數(shù)的增加而增大,隨應(yīng)變硅層的摻雜

4、濃度的提高而增大。最后分析了該結(jié)構(gòu)的短溝道效應(yīng)和漏致勢壘降低效應(yīng)。分析結(jié)果表明該結(jié)構(gòu)能夠很好地抑制短溝道效應(yīng)和漏致勢壘降低效應(yīng)。
   2.在分析傳統(tǒng)體硅應(yīng)變器件存在的問題和雙柵器件的優(yōu)點及雙柵應(yīng)變硅的簡要介紹制作工藝的基礎(chǔ)上,研究了對稱堆疊柵雙柵全耗盡應(yīng)變SOI MOSFET新型器件。基于對二維泊松方程的精確求解,建立了對稱堆疊柵雙柵全耗盡應(yīng)變SOIMOSFET溝道的二維電勢,二維表面勢解析模型及該器件的二維閾值電壓解析模型、

5、亞閾值電流和亞閾值斜率。借助ISE軟件驗證了以上模型。結(jié)果表明根據(jù)理論模型計算和ISE模擬二者結(jié)果較吻合。除了對器件物理的理論研究有很重要的意義外,對抑制短溝道效應(yīng)的納米級器件的設(shè)計也有重要的指導(dǎo)意義。
   提出了非對稱雙柵全耗盡應(yīng)變SOI MOSFET新型器件。通過求解二維泊松方程,建立了非對稱雙柵全耗盡應(yīng)變SOI MOSFET的表面勢和閾值電壓模型。分別對前柵表面勢和背柵表面勢及前柵閾值電壓與背柵閾值電壓進行了分析,并且借

6、助ISE軟件驗證了以上模型。分析結(jié)果表明根據(jù)理論模型計算和ISE模擬二者結(jié)果吻合較好。該器件模型的建立不但對器件物理的理論研究有很重要的意義外,而且對抑制短溝道效應(yīng)的納米級器件的設(shè)計也有重要的指導(dǎo)意義。
   3.在結(jié)合異質(zhì)柵結(jié)構(gòu)器件的特點與應(yīng)變硅器件的特點的基礎(chǔ)上,研究了異質(zhì)柵應(yīng)變SGOI MOSFET新型器件。通過對二維泊松方程的求解,建立了該器件的二維表面勢、二維表面電場和閾值電壓模型。然后對以上模型進行了研究與分析。結(jié)果

7、表明溝道中出現(xiàn)電勢階梯分布,靠近漏端的金屬屏蔽了漏電壓對源-溝道勢壘的影響,抑制了短溝道效應(yīng)。此外,分析得到該器件具有較好的抑制漏致勢壘降低效應(yīng)的能力。通過ISE軟件驗證了以上模型。驗證結(jié)果表明根據(jù)理論模型計算和ISE模擬二者結(jié)果基本一致。
   提出了異質(zhì)柵全耗盡應(yīng)變SOI MOSFET新型結(jié)構(gòu)器件。通過對該器件溝道二維泊松方程的求解,建立了非對稱雙柵全耗盡應(yīng)變SOI MOSFET的表面勢和閾值電壓模型。在此基礎(chǔ)上分析了該器件

8、的電學(xué)特性。研究結(jié)果表明溝道中出現(xiàn)電勢階梯分布,靠近漏端的金屬屏蔽了漏電壓對源.溝道勢壘的影響,抑制了短溝道效應(yīng)。同時由于近源端存在電場峰值,電子的輸運效率提高,電流增大。此外,漏端的電場峰值降低,有利于降低熱載流子效應(yīng),并且采用ISE數(shù)值模擬軟件驗證了以上模型。
   研究了非對稱異質(zhì)雙柵全耗盡應(yīng)變SOI MOSFET新型器件。通過求解二維泊松方程,建立了非對稱異質(zhì)雙柵全耗盡應(yīng)變SOI MOSFET的前柵和背柵的表面勢模型和閾

9、值電壓模型。比較前柵和背柵閾值電壓確定該器件的閾值電壓模型。同時,分析得到該器件有較好的抑制短溝道效應(yīng)的能力。研究結(jié)果表明根據(jù)理論模型計算和ISE模擬二者結(jié)果較吻合。該新型器件模型的建立不但對器件的理論研究有一定的意義,而且對非對稱異質(zhì)雙柵全耗盡應(yīng)變SOI MOSFETs的設(shè)計也有重要的指導(dǎo)意義。
   綜上所述,本文在SOI MOSFET結(jié)構(gòu)的基礎(chǔ)上,提出了幾種新型應(yīng)變硅器件結(jié)構(gòu),并以數(shù)值仿真和物理建模等手段作了大量和深入的理

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論