基于二維糾錯(cuò)碼的NoC容MBU軟錯(cuò)誤結(jié)構(gòu)加固技術(shù).pdf

1、隨著芯片集成度的提高和應(yīng)用需求的推動(dòng)，片上系統(tǒng)逐漸由基于總線的單核或少量多核結(jié)構(gòu)發(fā)展到基于片上網(wǎng)絡(luò)的大量多核結(jié)構(gòu)。與此同時(shí)，電路器件工藝技術(shù)的快速發(fā)展，使得器件特征尺寸越來越小，單位面積上晶體管數(shù)目增多、器件間距離縮小。在此背景下，高能粒子轟擊使得多個(gè)相鄰電路節(jié)點(diǎn)同時(shí)充電和放電，以致時(shí)序邏輯單元中多位數(shù)據(jù)同時(shí)翻轉(zhuǎn)(Multiple Bit Updates,MBUs)的次數(shù)急劇增加。由于片上網(wǎng)絡(luò)(NoC)中多位錯(cuò)產(chǎn)生的概率隨著集成度的提高

2、而增加，在此情況下，如何進(jìn)行NoC容MBU軟錯(cuò)誤設(shè)計(jì)已經(jīng)成為一個(gè)亟待解決的問題。
　　針對(duì)上述問題，本文提出將二維糾錯(cuò)編碼應(yīng)用于片上網(wǎng)絡(luò)虛通道存儲(chǔ)空間，進(jìn)行數(shù)據(jù)的檢錯(cuò)和糾錯(cuò)，實(shí)現(xiàn)對(duì)深納米級(jí)下NoC容MBU軟錯(cuò)誤結(jié)構(gòu)的加固。本文的主要研究內(nèi)容如下：
　　1)針對(duì)當(dāng)前深納米條件下NoC中MBU軟錯(cuò)誤激增這一現(xiàn)象，本文提出將二維糾錯(cuò)碼應(yīng)用于片上網(wǎng)絡(luò)虛通道。其特點(diǎn)是多位錯(cuò)誤覆蓋率高、實(shí)現(xiàn)費(fèi)用低、節(jié)省面積等。本文從理論和實(shí)驗(yàn)結(jié)果證明了

3、，在具有相同糾錯(cuò)能力的前提下，深納米級(jí)NoC容MBU軟錯(cuò)誤的二維糾錯(cuò)碼所需的額外面積開銷遠(yuǎn)遠(yuǎn)小于常規(guī)糾錯(cuò)編碼。
　　2)本文針對(duì)片上網(wǎng)絡(luò)虛通道空間采用高級(jí)語言（C++）建模，快速實(shí)現(xiàn)二維糾錯(cuò)碼，實(shí)驗(yàn)驗(yàn)證了二維糾錯(cuò)碼容MBU軟錯(cuò)誤的準(zhǔn)確性和適用性。將二維糾錯(cuò)編碼的NoC容MBU軟錯(cuò)誤的性能與同等情況下的常規(guī)ECC糾錯(cuò)編碼的性能進(jìn)行比較。結(jié)果表明，在多位錯(cuò)情況下，NoC中的二維糾錯(cuò)編碼的糾正率遠(yuǎn)遠(yuǎn)高于常規(guī)糾錯(cuò)編碼。
　　3)本文