多核處理器功能驗(yàn)證的測(cè)試平臺(tái)優(yōu)化和激勵(lì)生成技術(shù).pdf

1、在人們?nèi)找嬖鲩L(zhǎng)的需求的推動(dòng)下，集成電路技術(shù)迅速發(fā)展。中央處理器作為超大規(guī)模集成電路的典型代表，為了追求更高的性能，在制造工藝的推動(dòng)下，規(guī)模和復(fù)雜性越來(lái)越高。進(jìn)入深亞微米工藝后，漏電功耗導(dǎo)致處理器的性能無(wú)法再依賴制造工藝進(jìn)一步提升。于是，多核處理器集成多個(gè)核心來(lái)提升計(jì)算性能，這使處理器的規(guī)模和復(fù)雜性進(jìn)一步升高。隨著處理器規(guī)模和復(fù)雜性不斷上升，同時(shí)產(chǎn)品設(shè)計(jì)周期縮短，功能驗(yàn)證成了產(chǎn)品研發(fā)過(guò)程中的瓶頸。
　　在驗(yàn)證環(huán)境中，測(cè)試平臺(tái)是驗(yàn)證的

2、基礎(chǔ)，決定了驗(yàn)證的質(zhì)量;激勵(lì)是仿真的驅(qū)動(dòng)，決定了驗(yàn)證的效率。為了優(yōu)化驗(yàn)證環(huán)境，提高驗(yàn)證工作的質(zhì)量和效率，本文針對(duì)測(cè)試平臺(tái)優(yōu)化和激勵(lì)生成進(jìn)行了以下兩方面的研究:
　　1)基于變異分析技術(shù)的測(cè)試平臺(tái)優(yōu)化技術(shù)。該技術(shù)通過(guò)在變異分析過(guò)程中分析覆蓋模型和檢查器之間行為的一致性，找出測(cè)試平臺(tái)中兩個(gè)主要部件（覆蓋模型和檢查器）中的缺陷，進(jìn)而系統(tǒng)性的改善整個(gè)測(cè)試平臺(tái)的質(zhì)量，最終提高驗(yàn)證工作的質(zhì)量。
　　2)基于數(shù)據(jù)挖掘技術(shù)的激勵(lì)生成技術(shù)。該

3、技術(shù)通過(guò)對(duì)已有的大量測(cè)試用例和仿真結(jié)果進(jìn)行分析，應(yīng)用數(shù)據(jù)挖掘技術(shù)提取出激勵(lì)中能有效提升覆蓋率結(jié)果的指令序列的共有性質(zhì)，然后在生成新激勵(lì)的過(guò)程中重用提取出的性質(zhì)，從而增強(qiáng)激勵(lì)驅(qū)動(dòng)覆蓋事件的能力，加速覆蓋率的增長(zhǎng)，最終提高驗(yàn)證工作的效率。同時(shí)本文提出了兩項(xiàng)技術(shù)用于改善數(shù)據(jù)挖掘過(guò)程的效率和質(zhì)量:第一項(xiàng)是基于標(biāo)簽的定位技術(shù)，用于快速而準(zhǔn)確地在測(cè)試用例中找到有用的指令序列;第二項(xiàng)是基于差異性的規(guī)則組合技術(shù)，用于提高組合兩條規(guī)則時(shí)的效率。