音頻主動(dòng)降噪系統(tǒng)的研究.pdf

1、音頻主動(dòng)降噪系統(tǒng)的輸入兩路信號(hào)：第一路是有用信號(hào)和噪聲的疊加，第二路是參考噪聲。根據(jù)自適應(yīng)VSSLMS算法，降噪系統(tǒng)利用第二路的參考噪聲抵消第一路中的噪聲并輸出有用信號(hào)。相對(duì)于被動(dòng)降噪而言，主動(dòng)降噪能夠根據(jù)輸入信號(hào)的變化調(diào)整自身的參數(shù)，更有效地去除噪聲。相比于經(jīng)典濾波器（高通、低通等），主動(dòng)降噪系統(tǒng)的自適應(yīng)濾波器能夠去除與有用信號(hào)同頻的噪聲。
　　音頻主動(dòng)降噪系統(tǒng)在移動(dòng)終端上應(yīng)用較廣泛，例如摩托的麗音、三星的diamond voi

2、ce、蘋(píng)果的MicPhone array等。這些技術(shù)大都是在串行計(jì)算的ARM平臺(tái)上處理語(yǔ)音信號(hào)且信號(hào)采樣率只有8KHz。人能夠聽(tīng)到的音頻頻率范圍是20Hz到20KHz。根據(jù)奈奎斯特抽樣定理，系統(tǒng)的最低采樣頻率應(yīng)該是音頻頻率的兩倍，即40KHz。移動(dòng)終端上的主動(dòng)降噪系統(tǒng)并不能滿(mǎn)足這一條件。本文提高了音頻的采樣頻率到了48KHz，使得主動(dòng)降噪系統(tǒng)能夠采集到所有人耳聽(tīng)到的音頻信號(hào)，提高音頻的可懂度、明亮度、清晰度。當(dāng)采樣率為48KHz時(shí)，AR

3、M平臺(tái)由于計(jì)算性能較弱，無(wú)法處理這樣信號(hào)。為了能夠處理采樣率較高的音頻信號(hào)，本文主動(dòng)降噪系統(tǒng)是以復(fù)雜度較低的VSSLMS算法為核心并且選用并行計(jì)算的FPGA平臺(tái)來(lái)開(kāi)發(fā)的。本文主動(dòng)降噪系統(tǒng)中加入了校正功能，能夠在系統(tǒng)啟動(dòng)時(shí)自動(dòng)校正系統(tǒng)。通過(guò)分析，降噪系統(tǒng)的輸出信噪比提高最大可達(dá)15dB，最大增益是17dB。
　　本文首先研究了自適應(yīng)算法，包括LMS算法和VSSLMS算法。VSSLMS算法是研究重點(diǎn)。VSSLMS算法有步長(zhǎng)遺傳因子、瞬

4、時(shí)誤差能量的權(quán)值、算法收斂步長(zhǎng)的最大值、算法收斂步長(zhǎng)的最小值等參數(shù)。通過(guò)Matlab仿真和分析，發(fā)現(xiàn)了這些參數(shù)大都是通過(guò)收斂步長(zhǎng)來(lái)間接影響系統(tǒng)的性能。
　　其次，重點(diǎn)研究了一般的降噪系統(tǒng)并設(shè)計(jì)了以VSSLMS算法為核心的主動(dòng)降噪系統(tǒng)。本文的主動(dòng)降噪系統(tǒng)包括硬件系統(tǒng)和軟件系統(tǒng)。主動(dòng)降噪系統(tǒng)的硬件平臺(tái)是由 FPGA芯片和wm8731音頻芯片共同組成。運(yùn)行于硬件平臺(tái)上的軟件系統(tǒng)是通過(guò) Quartus II設(shè)計(jì)的VerilogHDL程序，