基于余數(shù)系統(tǒng)的雙通道濾波器的研究.pdf

1、在當(dāng)代數(shù)字信號處理領(lǐng)域，數(shù)字濾波器得到了越來越廣泛的應(yīng)用，而雙通道濾波器以其優(yōu)越的性能，成為人們應(yīng)用與研究的重點之一。目前，在合成孔徑雷達(dá)，視頻驅(qū)動器，音頻驅(qū)動器，自適應(yīng)濾波等科研領(lǐng)域，雙通道濾波器都得到了很好的應(yīng)用。然而，傳統(tǒng)二進(jìn)制系統(tǒng)下的數(shù)字濾波器在超高速信息流的場合，越來越難以同時滿足實時性和高精度的雙重要求，其原因在與：在二進(jìn)制補碼系統(tǒng)中，加法運算的進(jìn)位鏈傳播延時無法得到有效克服，而加法器是數(shù)字運算的基礎(chǔ)，數(shù)字信號處理中兩個基本

2、的模塊之一---乘法器---也是由加法器構(gòu)成的。如果加法運算的延時過大的話，整個系統(tǒng)的性能將受到極大的制約。為提高加法器的性能，人們提出了超前進(jìn)位加法器、進(jìn)位保留加法器、并行前綴加法器等各種優(yōu)化加法性能的加法器結(jié)構(gòu)，這些結(jié)構(gòu)的加法器雖然在運算速度上得到一定程度的提高，卻是以增大芯片面積為代價，并衍生出另外一個日益突出的矛盾---功耗。因而在數(shù)字信號處理中，努力提高加法器和乘法器的運算效率，一直是人們不懈努力的方向。余數(shù)系統(tǒng)以其天然的并行

3、特性、較強的差錯控制和糾錯能力為數(shù)字信號處理器的設(shè)計提供了全新的思路。
　　本文針對余數(shù)系統(tǒng)下濾波器設(shè)計最為重要的模塊---模乘法器----的設(shè)計，提出了自己一套方法，該方法克服了傳統(tǒng)的乘法器設(shè)計過程中部分積過多，導(dǎo)致運算延時較大的缺點。該方法在ALTERA公司的cycloneii系列FPGA芯片下得到驗證，試驗結(jié)果取得了較好的效果。傳統(tǒng)二進(jìn)制乘法器設(shè)計采用的編碼方法最為常用的是BOOTH編碼，BOOTH編碼雖然優(yōu)越，但仍然囊括一

4、些不必要的運算，譬如’0’，在實際的乘法運算過程中是不參加運算的，這些不必要的運算，完全可以通過優(yōu)化編碼的方法加以消除。本文采用的BOOTH編碼和CSD編碼相結(jié)合的編碼方式（筆者稱之為BOOTH/CSD混合編碼）就在一定程度上克服了BOOTH編碼的不足。余數(shù)系統(tǒng)中另外一個亟待解決的問題是如何高效地實現(xiàn)后向轉(zhuǎn)換器，所謂的后向轉(zhuǎn)換器，指的是，從余數(shù)系統(tǒng)到二進(jìn)制系統(tǒng)之間的轉(zhuǎn)換單元，之所以要進(jìn)行轉(zhuǎn)換是因為余數(shù)系統(tǒng)是一個無權(quán)值數(shù)值表征系統(tǒng)，單純從

5、該系統(tǒng)的數(shù)值表示中人們無法直觀的獲取信息的大小、正負(fù)及奇偶等相關(guān)信息。在大規(guī)模集成電路設(shè)計中，數(shù)據(jù)溢出也是一個重要的處理環(huán)節(jié)，縮放技術(shù)是處理溢出的一種重要的算法，在二進(jìn)制系統(tǒng)中，我們通常可以通過位擴(kuò)展和截位運算來保證計算結(jié)果的正確性，同樣，在余數(shù)系統(tǒng)中，也可以采用類似的縮放技術(shù)。但余數(shù)系統(tǒng)下的縮放技術(shù)相對要復(fù)雜的多，至今仍沒有高效的算法實現(xiàn)，這也限制了余數(shù)系統(tǒng)在大規(guī)模集成電路中的應(yīng)用。
　　本文不僅較為詳細(xì)地總結(jié)了余數(shù)系統(tǒng)目前的研