片上互連中pre-emphasis電路的研究與設計.pdf

1、隨著SOC的發(fā)展,單個芯片上集成的內核越來越多,片上系統(tǒng)的復雜化要求片上互連線的傳輸帶寬更寬,可靠性更好。隨著系統(tǒng)集成規(guī)模的擴大和深亞微米集成工藝的發(fā)展,雖然標準邏輯單元中采用的局部互連線長度減小,全局互連線長度卻并不隨著特征尺寸的縮減而減小。隨著工藝的發(fā)展,全局互連線的性能,如功耗、帶寬、延時等,將會對整個系統(tǒng)有直接的影響。因此全局互連線的設計與優(yōu)化對優(yōu)化系統(tǒng)的整體性能十分重要。
　　本課題主要研究在片上互連線中的pre-emp

2、hasis技術。基于FIR濾波器的pre-emphasis技術通過在數(shù)據(jù)發(fā)送端加強信號的高頻分量,衰減低頻分量,能夠有效地提高互連帶寬,消除碼間干擾。為了更好地提升pre-emphasis電路的性能,研究發(fā)現(xiàn),pre-emphasis電路結構中的延時參數(shù)對電路性能有著很大的影響。本文首先通過對傳輸函數(shù)進行基于拉普拉斯變換的理論分析,研究其頻響特性,分析出存在使電路性能最佳的最優(yōu)延時。同時建立了90nm工藝下長度為10mm的互連線模型,通