高速互連中的信號(hào)完整性分析與測(cè)試技術(shù)研究.pdf

1、隨著電路系統(tǒng)規(guī)模越來越大、工藝尺寸越來越小、工作速度越來越快、時(shí)鐘頻率越來越高,電路系統(tǒng)已進(jìn)入高速系統(tǒng)時(shí)代。在高速電路中的互連線呈現(xiàn)出傳輸線效應(yīng),互連線間的耦合噪聲對(duì)電路傳輸性能的影響日益突出,由此引起的信號(hào)完整性故障已成為高速電路設(shè)計(jì)、分析時(shí)不容忽視的問題。
　　針對(duì)信號(hào)完整性問題,本文主要從理論分析和仿真驗(yàn)證兩個(gè)方面進(jìn)行研究。首先對(duì)理想傳輸線的基本理論、結(jié)構(gòu)和相關(guān)參數(shù)等特性進(jìn)行理論分析。其次對(duì)信號(hào)完整性中的基本理論進(jìn)行梳理,重

2、點(diǎn)對(duì)其中的串?dāng)_理論進(jìn)行分析,探討了基于容性耦合與感性耦合的串?dāng)_產(chǎn)生機(jī)理,分析了理想互連線的幾何尺寸、布線間距、耦合長(zhǎng)度、攻擊線數(shù)目等因素對(duì)串?dāng)_的影響并通過Hspice進(jìn)行了仿真驗(yàn)證,詳細(xì)分析了三種常見的串?dāng)_故障激勵(lì)模型。接著對(duì)高速互連中信號(hào)完整性檢測(cè)方法進(jìn)行研究,詳細(xì)分析了幾種具有代表性的信號(hào)完整性檢測(cè)單元的電路結(jié)構(gòu)和測(cè)試機(jī)理,并通過軟件進(jìn)行了仿真驗(yàn)證。最后在以上分析的基礎(chǔ)上提出了自己設(shè)想:參照已有的信號(hào)完整性檢測(cè)單元和邊界掃描(JTA