高速互連的信號(hào)完整性仿真分析.pdf

1、高速數(shù)字電路研發(fā)過(guò)程中,信號(hào)完整性越來(lái)越受到人們的關(guān)注,成為設(shè)計(jì)中必不可少的組成部分。尤其在PCB設(shè)計(jì)階段,大多數(shù)的約束都是建立在信號(hào)完整性分析的基礎(chǔ)上。深入理解信號(hào)完整性方面的知識(shí),有助于更為符合實(shí)際的約束的制定,同時(shí)也是進(jìn)行信號(hào)完整性分析的必要條件。為了使PCB設(shè)計(jì)盡可能一板成功,尋找相對(duì)準(zhǔn)確的仿真模型和使用合理的仿真分析方法,已經(jīng)成為了PCB工程師所應(yīng)具備的基本技能。
　　廣義上講,信號(hào)完整性包括由于互連、電源、器件等引起的

2、所有信號(hào)質(zhì)量及延時(shí)等問(wèn)題,涉及電磁場(chǎng)、微波、模數(shù)電以及物理材料等學(xué)科的知識(shí),需要設(shè)計(jì)者具有良好的知識(shí)運(yùn)用和分析解決問(wèn)題的能力。信號(hào)完整性的基本理論主要有傳輸線、信號(hào)回路、時(shí)序、反射、串?dāng)_還有電源完整性等方面,是進(jìn)行信號(hào)完整性設(shè)計(jì)的出發(fā)點(diǎn)。
　　傳統(tǒng)的電路板設(shè)計(jì)方式是試錯(cuò)方式,開(kāi)發(fā)周期長(zhǎng),成本高,為了縮短產(chǎn)品的開(kāi)發(fā)周期,本文我們采用了新的設(shè)計(jì)思路,提供一個(gè)較為完整和合理的仿真流程,同時(shí)以仿真為手段,對(duì)例程電路板的高速互連部分的信號(hào)完

3、整性進(jìn)行分析?；ミB線的阻抗計(jì)算、反射和串?dāng)_的仿真分析是制定電路板約束規(guī)則的基本依據(jù),高速電路的時(shí)序是保證系統(tǒng)正常使用的關(guān)鍵,所以時(shí)序余量的計(jì)算是后仿真分析中的必需。目標(biāo)阻抗法是設(shè)計(jì)電源去耦網(wǎng)絡(luò)的一個(gè)可靠的方法,它是通過(guò)控制目標(biāo)阻抗來(lái)選擇去耦電容,同時(shí)對(duì)實(shí)際電路板的目標(biāo)阻抗的仿真也驗(yàn)證了去耦的有效性。信號(hào)完整性仿真是設(shè)計(jì)的一個(gè)環(huán)節(jié)與手段,信號(hào)完整性應(yīng)該根據(jù)綜合的仿真結(jié)果進(jìn)行系統(tǒng)化的設(shè)計(jì),平衡各種要求,找到可行的解決方案。
　　本文所