

已閱讀1頁,還剩63頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、21世紀以來,人類進入信息化時代。短短幾年之內(nèi),電子產(chǎn)品的更新周期逐步縮短。智能電子設(shè)備在功能越來越強大的同時逐漸向低功耗、便攜性好等方向發(fā)展。為了滿足電路高速、穩(wěn)定、低功耗等技術(shù)指標,對PCB(Printed CircuitBoard)的設(shè)計要求也更加嚴格。在這種情況下,關(guān)于高速串行總線以及信號完整性的研究日益為工程師們所關(guān)注。
本文采用行業(yè)內(nèi)廣泛使用的ANSYS軟件進行場路協(xié)同仿真,通過場分析器對模型進行求解形成等效子電路
2、模型,將子電路模型鏈接到路仿真器中進行仿真。再將路仿真器的仿真結(jié)果通過激勵推送方式輸出到場仿真器中,得到系統(tǒng)實際工作激勵源下的電磁輻射和傳輸特性。仿真過程中通過建立差分線、過孔和連接器的3D模型,并結(jié)合芯片的IBIS(Input/Output Buffer Informational Specifation)模型對高速互連通路進行了系統(tǒng)級的仿真。在此過程中獲得了降低傳輸線損耗的方法,并得到了建立過孔模型的寶貴經(jīng)驗。同時,通過場路的協(xié)同仿
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- pcie2.0高速串行總線信號完整性分析
- 高速串行鏈路信號完整性研究.pdf
- 信號完整性分析與高速多負載總線設(shè)計.pdf
- LPDDR4高速并行總線的信號完整性分析.pdf
- 高速并行總線接口的信號完整性分析與設(shè)計.pdf
- 高速電路信號完整性分析.pdf
- 信號完整性分析基礎(chǔ)系列之十九——高速串行信號接收機測試
- 高速電路的信號完整性分析.pdf
- 高速信號的電源完整性分析
- 25 Gbps跨背板高速串行鏈路信號完整性設(shè)計.pdf
- 總線結(jié)構(gòu)的高速電路設(shè)計與信號完整性分析.pdf
- 高速電路PCB的信號完整性和電源完整性仿真分析.pdf
- DDR3高速并行總線的信號與電源完整性分析.pdf
- 高速電路信號完整性與電源完整性研究.pdf
- 高速互連的信號完整性仿真分析.pdf
- 高速電路信號完整性分析與設(shè)計.pdf
- 高速數(shù)字電路信號完整性分析.pdf
- 高速PCB信號完整性設(shè)計與分析.pdf
- 高速PCB信號完整性分析及應(yīng)用.pdf
- 信號完整性分析
評論
0/150
提交評論