25 Gbps跨背板高速串行鏈路信號完整性設計.pdf

1、隨著全球互聯(lián)網(wǎng)應用的飛速發(fā)展和數(shù)據(jù)量的急劇膨脹，數(shù)據(jù)中心需要具備更大交換容量和更高轉(zhuǎn)發(fā)性能的新一代核心交換機，目前其帶寬升級的前沿研究集中于25Gbps跨背板高速串行鏈路的設計與實現(xiàn)，也即本文的研究對象。
　　高速信號在傳輸過程中因會受到損耗、反射和串擾等問題的影響，破壞信息傳遞的準確性和完整性，且隨著信號速率的提升和傳輸環(huán)境的復雜而更加突出。本文針對以上問題進行高速串行鏈路的信號完整性設計，以25Gbps跨背板高速串行鏈路的無源

2、和有源設計為基礎，采用無源通道優(yōu)化、有源中繼優(yōu)化和較優(yōu)參數(shù)配置等優(yōu)化方法，通過仿真和測試相結合的手段，保證25Gbps串行信號的準確傳輸，為系統(tǒng)運行留有裕量，并針對相應的設計和優(yōu)化方法展開研究。
　　本文進行了25Gbps SerDes的選型和SI配置研究，通過測試實驗評估得到其常溫最大驅(qū)動能力；結合前沿高速信號傳輸研究進展，完成了包括層疊設計、AC耦合電容的設計與選擇、過孔參數(shù)設計和連接器選型等高速無源通道設計；進行了過孔反焊盤

3、優(yōu)化研究，通過引入等效差分過孔模型進行優(yōu)化參數(shù)預計算，提高了優(yōu)化效率，并對四種不同過孔反焊盤形狀的優(yōu)化方案進行了設計對比，通過仿真給出了結果驗證；展開了AC耦合電容阻抗一致性優(yōu)化研究，探討了AC耦合電容相鄰參考層挖空區(qū)域形狀設計方案，設計對比了五種優(yōu)化方案并進行了仿真驗證；對比了三類高速串行鏈路有源優(yōu)化方法并確定了有源中繼優(yōu)化方案，針對Retimer不同的CDR架構進行了對比分析，從SI性能的角度展開了全鏈路配合的應用研究，進行了具體的