高速電路信號完整性分析與設計.pdf

1、隨著半導體技術的飛速發(fā)展以及人們對于電子設備小型化和多功能化的要求，現(xiàn)代電子系統(tǒng)正向著高密度、高速度、大功率、低功耗的方向發(fā)展。由此而產生的高速電路設計問題，如信號完整性、電源完整、電磁兼容等，已成為困擾現(xiàn)代電子設計的主要問題，傳統(tǒng)的設計方法和流程已不能滿足現(xiàn)代高速電路設計的要求。因此，有必要對高速電路信號完整性問題進行系統(tǒng)、深入的研究，以應對現(xiàn)代高速電路設計的挑戰(zhàn)。
　　本文以理論研究為基礎，借助軟件仿真分析，對信號完整性、電源

2、完整性、電磁兼容三大類信號完整性問題分別進行了深入細致的研究分析，重點研究了信號完整性和電源完整性。針對現(xiàn)代高速電路信號完整性研究的現(xiàn)狀和需求，本文主要進行了如下研究工作：
　　針對現(xiàn)代高速電路設計的研究現(xiàn)狀，闡述了從信號完整性、電源完整性、電磁兼容三個方面對高速電路進行綜合分析和層次化設計的思想。
　　對現(xiàn)代高速電路設計中日益顯著的傳輸線非理想效應進行了研究與總結。
　　對欠驅動和過驅動情況下所造成的環(huán)繞振蕩和振鈴兩

3、類最基本的反射現(xiàn)象進行了仿真分析與闡述，并對影響反射的因素進行了仿真分析和研究，在此基礎上總結了抑制反射的六種阻抗匹配措施，并通過仿真分析驗證了這六種匹配措施對反射的抑制作用。
　　從能量耦合的角度對串擾進行了深入的理論分析，并對影響串擾的主要因素進行了仿真分析，得出了它們對串擾的影響效果，在此基礎上提出了抑制串擾的一般性措施。
　　通過仿真分析，驗證了布線拓撲結構設計對信號完整性的重要影響，指出了良好的布線拓撲結構設計是信

4、號完整性設計的基礎，并對布線拓撲結構進行了詳細的歸納和總結。
　　詳細研究了電源分布系統(tǒng)的構成，并對電源完整性設計的重點去耦電容的特性進行了詳細的研究。在此基礎上，本文提出了一套基于目標阻抗法的電源完整性設計方法和流程，并將其應用于實例設計。與傳統(tǒng)PI設計方法相比，本設計方法和流程能顯著提高設計效率，降低設計和生產成本。
　　對高速電路電磁兼容問題進行了基礎性的研究與分析，提出從信號完整性和電源完整性設計的角度來優(yōu)化系統(tǒng)EM