高速數(shù)字電路設(shè)計(jì)與信號(hào)完整性分析.pdf

1、在高速數(shù)字電路設(shè)計(jì)中不可避免地會(huì)遇到各種信號(hào)完整性問(wèn)題。因而在PCB設(shè)計(jì)初期就進(jìn)行電路板級(jí)仿真已經(jīng)成為必然。基于信號(hào)完整性的PCB仿真設(shè)計(jì)就是根據(jù)器件的仿真模型，使用仿真軟件通過(guò)對(duì)信號(hào)完整性的計(jì)算分析得出設(shè)計(jì)的解空間，然后在此基礎(chǔ)上完成PCB設(shè)計(jì)。最后對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，看其是否滿足預(yù)計(jì)的信號(hào)完整性要求。如果不能滿足要求，則反復(fù)修改版圖設(shè)計(jì)。這與傳統(tǒng)PCB的設(shè)計(jì)相比，既縮短了設(shè)計(jì)周期，又降低了設(shè)計(jì)成本。
　　 本文基于信號(hào)完整性的基

2、本理論：傳輸線理論，對(duì)串?dāng)_、反射和同步開關(guān)噪聲等信號(hào)完整性問(wèn)題進(jìn)行分析，并討論了各種相應(yīng)問(wèn)題的解決方法。在此基礎(chǔ)上，基于某雷達(dá)信號(hào)處理機(jī)高速信號(hào)處理板的硬件設(shè)計(jì)，應(yīng)用高速PCB的信號(hào)完整性設(shè)計(jì)流程進(jìn)行系統(tǒng)分析與設(shè)計(jì)。在Cadence公司的SPECCTRAQuest SI Expert仿真軟件環(huán)境下，對(duì)關(guān)鍵網(wǎng)絡(luò)進(jìn)行仿真分析，如確定布線的拓?fù)浣Y(jié)構(gòu)，時(shí)序分析等。根據(jù)仿真和分析的結(jié)果制定合理的約束規(guī)則，指導(dǎo)PCB的布局、布線。并在布線后對(duì)系統(tǒng)進(jìn)