高速電路板的信號(hào)完整性分析與設(shè)計(jì).pdf

1、隨著集成電路工藝水平的提高,芯片時(shí)鐘頻率迅速上升,信號(hào)邊沿速率越來越快,高速數(shù)字信號(hào)的信號(hào)完整性問題日益突出。
　　在工程項(xiàng)目中,PCB的互連線密度逐步提高,PCB的元件布局、高速信號(hào)布線方式等,都會(huì)對(duì)信號(hào)的傳輸產(chǎn)生影響,引起信號(hào)完整性問題的產(chǎn)生,造成系統(tǒng)無法正常工作。所以,信號(hào)完整性問題是PCB工程設(shè)計(jì)成功的關(guān)鍵問題。
　　針對(duì)該P(yáng)CB設(shè)計(jì)問題,本文在設(shè)計(jì)醫(yī)療監(jiān)護(hù)儀的項(xiàng)目中,對(duì)PCB的疊層設(shè)計(jì)進(jìn)行了詳細(xì)分析,依據(jù)PCB物理

2、信息計(jì)算了傳輸線阻抗,設(shè)定了走線寬度。采用Hyperlynx對(duì)DDR2總線信號(hào)的三種信號(hào)進(jìn)行仿真。對(duì)仿真結(jié)果進(jìn)行了分析,對(duì)布線的拓?fù)浣Y(jié)構(gòu)進(jìn)行了調(diào)整,在不同的信號(hào)上分別使用了串聯(lián)和內(nèi)部并聯(lián)匹配以提高信號(hào)傳輸質(zhì)量。
　　在PCB試產(chǎn)之后,使用示波器在PCB上對(duì)DDR2總線信號(hào)進(jìn)行了實(shí)際波形和眼圖測(cè)量,與標(biāo)準(zhǔn)規(guī)范進(jìn)行了比對(duì),設(shè)計(jì)成果符合要求。試產(chǎn)品的信號(hào)完整性設(shè)計(jì)一次成功。
　　本文所進(jìn)行的工作說明了在工程設(shè)計(jì)階段,對(duì)PCB疊層詳