

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路的發(fā)展,芯片的功耗要求越來越高,低功耗的設(shè)計方法應(yīng)運(yùn)而生,采用低功耗設(shè)計的芯片越來越多。Synopsys公司推出的基于統(tǒng)一功耗格式(UPF)的低功耗設(shè)計流程為業(yè)界廣泛使用。它將用UPF來描述設(shè)計的功耗意圖這個統(tǒng)一的文件,應(yīng)用在經(jīng)典設(shè)計流程的各個步驟,在設(shè)計實現(xiàn)的各個步驟指導(dǎo)低功耗意圖的實現(xiàn)。
邏輯綜合是將寄存器傳輸級(RTL)設(shè)計轉(zhuǎn)化為門級網(wǎng)表的過程,是芯片設(shè)計實現(xiàn)RTL-GDSII流程中重要的一步。設(shè)計的時序
2、、功耗、面積等因素在邏輯綜合時得以優(yōu)化。邏輯綜合是一個復(fù)雜的過程,需要給設(shè)計施加合理的約束,以產(chǎn)生良好的綜合結(jié)果。在綜合完成以后,還要檢查時序及各項約束條件是否滿足。
等價性驗證通過對比在設(shè)計流程各個階段的不同形式的設(shè)計描述之間的等價性,來驗證設(shè)計流程中功能的等價性。如RTL代碼經(jīng)過綜合,需要驗證RTL代碼和綜合后網(wǎng)表的功能等價性。
本文以一款應(yīng)用于無線手持設(shè)備的低功耗設(shè)計芯片SEP6010B的設(shè)計實現(xiàn)為研究
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 一款南橋芯片的低功耗邏輯綜合與等價性驗證.pdf
- 基于65nm的低功耗設(shè)計與等價性驗證.pdf
- 超深亞微米工藝下基于UPF的低功耗設(shè)計方法.pdf
- 基于ieee1801upf2.0低功耗數(shù)字設(shè)計與實現(xiàn)
- 邏輯綜合中等價驗證算法研究.pdf
- 一款通信芯片的邏輯綜合和等價性驗證.pdf
- 低功耗復(fù)合邏輯門設(shè)計.pdf
- 基于ieee1801(upf)標(biāo)準(zhǔn)的低功耗設(shè)計實現(xiàn)流程 _ 新思科技
- 集成電路的邏輯等價性驗證研究.pdf
- 基于冒險分析的低功耗設(shè)計和基于測試的設(shè)計驗證.pdf
- 向量處理單元VPU的低功耗設(shè)計與驗證.pdf
- 超低功耗可逆邏輯綜合算法的研究與實現(xiàn).pdf
- CMMB信道解調(diào)系統(tǒng)的低功耗設(shè)計與驗證.pdf
- 低功耗藍(lán)牙數(shù)字基帶接收電路的設(shè)計與驗證.pdf
- 低功耗混合邏輯電路設(shè)計.pdf
- 雙邏輯低功耗運(yùn)算電路設(shè)計.pdf
- 低功耗SDRAM控制器設(shè)計與軟件驗證.pdf
- 行為邏輯層上的SOC低功耗設(shè)計.pdf
- 集成電路低功耗設(shè)計可逆邏輯綜合及性能分析.pdf
- 基于邏輯錐和SAT的帶黑盒電路等價性驗證方法.pdf
評論
0/150
提交評論