基于UPF低功耗設計下的邏輯綜合與等價性驗證.pdf_第1頁
已閱讀1頁，還剩63頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著集成電路的發(fā)展，芯片的功耗要求越來越高，低功耗的設計方法應運而生，采用低功耗設計的芯片越來越多。Synopsys公司推出的基于統(tǒng)一功耗格式(UPF)的低功耗設計流程為業(yè)界廣泛使用。它將用UPF來描述設計的功耗意圖這個統(tǒng)一的文件，應用在經典設計流程的各個步驟，在設計實現(xiàn)的各個步驟指導低功耗意圖的實現(xiàn)。
　　 邏輯綜合是將寄存器傳輸級(RTL)設計轉化為門級網(wǎng)表的過程，是芯片設計實現(xiàn)RTL-GDSII流程中重要的一步。設計的時序

2、、功耗、面積等因素在邏輯綜合時得以優(yōu)化。邏輯綜合是一個復雜的過程，需要給設計施加合理的約束，以產生良好的綜合結果。在綜合完成以后，還要檢查時序及各項約束條件是否滿足。
　　 等價性驗證通過對比在設計流程各個階段的不同形式的設計描述之間的等價性，來驗證設計流程中功能的等價性。如RTL代碼經過綜合，需要驗證RTL代碼和綜合后網(wǎng)表的功能等價性。
　　 本文以一款應用于無線手持設備的低功耗設計芯片SEP6010B的設計實現(xiàn)為研究

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論