基于JTAG的片上調(diào)試器的研究與實(shí)現(xiàn).pdf

1、隨著微處理器內(nèi)部設(shè)計(jì)的復(fù)雜度越來越高,在芯片級和板級測試中,軟件模擬、軟件監(jiān)控和軟件分析等調(diào)試手段已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足功能正確性調(diào)試和故障準(zhǔn)確定位等要求,所以微處理器支持硬件片上測試和調(diào)試就顯得十分重要?，F(xiàn)階段,嵌入式系統(tǒng)開發(fā)與實(shí)現(xiàn)已逐步進(jìn)入利用SOC(System On Chip)片上技術(shù)進(jìn)行軟硬件協(xié)同設(shè)計(jì)的階段。高集成度、高時(shí)鐘頻率的高性能嵌入式微處理器芯片在設(shè)計(jì)時(shí)大多引入片上調(diào)試邏輯。調(diào)試器在系統(tǒng)開發(fā)過程中變得愈加重要,越來越多的微處

2、理器集成了片上調(diào)試支持結(jié)構(gòu)來減輕嵌入式系統(tǒng)軟件開發(fā)人員的負(fù)擔(dān)。
　　 本文首先介紹嵌入式微處理器調(diào)試的研究現(xiàn)狀、現(xiàn)在常用的調(diào)試方法和手段以及被業(yè)界廣泛接受的應(yīng)用于芯片級和板級測試和調(diào)試的JTAG標(biāo)準(zhǔn)。分別比較了軟件調(diào)試手段和硬件調(diào)試手段的優(yōu)缺點(diǎn)以及硬件調(diào)試手段中最常用的在線仿真和片上調(diào)試技術(shù)的差別,從而得出針對采用FPGA(Field Programmalbe Gate Arrayl器件的目標(biāo)處理器平臺,集成片上調(diào)試器更有利于實(shí)

3、現(xiàn)目標(biāo)處理器的調(diào)試。
　　 通過對各調(diào)試手段方法以及JTAG標(biāo)準(zhǔn)的研究,為自主設(shè)計(jì)的應(yīng)用于教學(xué)的一款CISC處理器設(shè)計(jì)了一個(gè)基于JTAG標(biāo)準(zhǔn)的片上調(diào)試器。處理器和片上調(diào)試器的設(shè)計(jì)采用Verilog硬件描述語言,并在FPGA平臺上實(shí)現(xiàn)。該片上調(diào)試器不僅提供了機(jī)器指令級單步、斷點(diǎn)調(diào)試、程序計(jì)數(shù)器(PC)的設(shè)置以及處理器復(fù)位等常用調(diào)試功能的硬件支,還支持微指令級的單步、斷點(diǎn)調(diào)試,這使得調(diào)試更加靈活,在教學(xué)實(shí)驗(yàn)應(yīng)用中可以很大程度的促進(jìn)學(xué)

4、生對CISC處理器工作原理的掌握。
　　 本設(shè)計(jì)采用邊界掃描結(jié)構(gòu)來實(shí)現(xiàn)寄存器的讀出和寫入操作,從而實(shí)現(xiàn)信息的傳遞。根據(jù)不同的調(diào)試需要,本設(shè)計(jì)構(gòu)建了三條掃描鏈,分別用于讀取處理器內(nèi)部寄存器和總線信息、設(shè)置硬件斷點(diǎn)值和設(shè)置程序計(jì)數(shù)器的值。采用邊界掃描技術(shù)使得片上調(diào)試器可以直接與處理器內(nèi)部的硬件邏輯實(shí)現(xiàn)信息傳遞。在使用FPGA的硬件課程實(shí)驗(yàn)平臺中,傳統(tǒng)的信息傳遞通常都需要附加單片機(jī)等構(gòu)成的控制臺,本文通過自定義的掃描鏈結(jié)構(gòu),不需要附加

5、控制臺,并且只需要利用FPGA的普通IO口即可實(shí)現(xiàn)信息的傳遞。構(gòu)建的掃描鏈采用獨(dú)立的掃描通路,不會對處理器本身做任何修改。在實(shí)踐教學(xué)過程中,這些掃描結(jié)構(gòu)對于學(xué)生是透明的,學(xué)生只需要關(guān)心處理器本身的結(jié)構(gòu),使得學(xué)生將更多的注意力集中到處理器原理的理解上。
　　 為了能夠驗(yàn)證片上調(diào)試器的調(diào)試功能,設(shè)計(jì)一個(gè)驗(yàn)證系統(tǒng)。采用常用的USB與主機(jī)進(jìn)行通信,這就需要設(shè)計(jì)USB-JTAG協(xié)議轉(zhuǎn)換器,負(fù)責(zé)將從USB接收到的數(shù)據(jù)按照一定的協(xié)議解析產(chǎn)生J