基于JTAG標(biāo)準(zhǔn)的SoC調(diào)試研究與實(shí)現(xiàn).pdf

1、SoC傳統(tǒng)的調(diào)試方法依賴輸入電路仿真程序和邏輯分析儀，此方法存在占用系統(tǒng)資源過(guò)多、無(wú)法在處理器高速運(yùn)行情況下正常測(cè)試、不能實(shí)時(shí)跟蹤和設(shè)置斷點(diǎn)等弊端。微處理器的時(shí)鐘頻率增加，引腳增多，引腳間距減少等問(wèn)題也增大了傳統(tǒng)調(diào)試方法的成本和難度。因此需要一種簡(jiǎn)潔的片上調(diào)試方法來(lái)解決SoC調(diào)試問(wèn)題。 JTAG技術(shù)最初僅用于邊界掃描測(cè)試，因其靈活高效的特性，逐步發(fā)展成為支持其他功能的測(cè)試標(biāo)準(zhǔn)。擴(kuò)充JTAG指令集，并在處理器內(nèi)部增加支持片上調(diào)試功

2、能的控制邏輯，使JTAG技術(shù)能夠用于SoC調(diào)試與存儲(chǔ)器的在線編程。 本文首先介紹了JTAG標(biāo)準(zhǔn)和SoC調(diào)試技術(shù)，研究了基于JTAG的多核SoC調(diào)試結(jié)構(gòu)，優(yōu)化了一種全兼容多核SoC調(diào)試結(jié)構(gòu)，使JTAG控制器的互連能配置成多種模式，以實(shí)現(xiàn)單核或多核SoC調(diào)試；然后在IEEE1149.1標(biāo)準(zhǔn)的基礎(chǔ)上進(jìn)行了結(jié)構(gòu)化改進(jìn)，擴(kuò)展了指令集與寄存器，實(shí)現(xiàn)了基于JTAG標(biāo)準(zhǔn)的SoC調(diào)試系統(tǒng)；最后進(jìn)行了SoC調(diào)試系統(tǒng)的功能測(cè)試與性能分析，測(cè)試結(jié)果表明