多核架構(gòu)下JTAG調(diào)試的研究與設(shè)計.pdf

1、隨著多核處理技術(shù)的發(fā)展,單芯片上多核架構(gòu)逐漸成為主流。在開發(fā)多核SoC芯片的過程中,由于內(nèi)部集成的資源越來越多,越來越復(fù)雜,使得原來板間可以很好調(diào)試的信號大部變成芯片內(nèi)部的信號,這增加了開發(fā)過程中出現(xiàn)問題時的調(diào)試難度。開發(fā)成本,就會增加time-to-market,使得產(chǎn)品的經(jīng)濟效益下降。因此,本文設(shè)計一種能夠支持多核調(diào)試的方法來解決多核之間的調(diào)試問題,滿足多核處理技術(shù)調(diào)試的需要。
　　本文在基于PowerPC476FP的四核平臺

2、上,展開了對多核JTAG調(diào)試方案的研究與設(shè)計。首先,給出了一種基于組分的同步觸發(fā)調(diào)試機制。該機制可以對平臺中的各個處理器進行分組。當(dāng)平臺中任何一個處理器觸發(fā)了斷點時,同組內(nèi)的所有處理器將會同時強制進入調(diào)試狀態(tài),而其他組內(nèi)的處理器則正常運行。其次,在基于PowerPC476的多核平臺上,給出了一種多核多TAP的調(diào)試方法。該方法遵循IEEE1149.1標(biāo)準,外部接口信號與IEEE1149.1標(biāo)準要求的一致。該方法給各個核的trst信號加了前

3、置邏輯,可以在同一時間內(nèi)支持對單核或者組內(nèi)所有核的調(diào)試。
　　然后,利用trace技術(shù)作為JTAG調(diào)試在實時調(diào)試方面的補充手段?；趯Χ嗪苏{(diào)試管腳資源緊張的考慮,采用了一種多路選擇的方法。該方法將平臺內(nèi)各個核的trace模塊通過多路選擇器來選擇輸出,避免了多核平臺中每個處理器都有自己的一套輸出管腳。另外,增加了一個相反時鐘極性的選擇信號,可以避免數(shù)據(jù)的錯誤采集。
　　最后,本文進行了仿真驗證,結(jié)果證明了該觸發(fā)機制和多核多TA