異構(gòu)多核系統(tǒng)調(diào)試技術(shù)的研究與實現(xiàn).pdf

1、隨著半導(dǎo)體制造工藝的快速發(fā)展以及集成電路設(shè)計技術(shù)的不斷提高，傳統(tǒng)的單核SoC架構(gòu)已經(jīng)無法滿足日益增長的性能需求，多核SoC技術(shù)應(yīng)運而生。相較于同構(gòu)多核系統(tǒng)，異構(gòu)多核系統(tǒng)能夠?qū)崿F(xiàn)資源的最優(yōu)化配置，在處理復(fù)雜特定任務(wù)時具有更大的優(yōu)勢。然而，異構(gòu)多核系統(tǒng)的出現(xiàn)，導(dǎo)致軟硬件設(shè)計的正確性驗證更加困難，沒有硬件支持的調(diào)試技術(shù)已經(jīng)無法勝任這些復(fù)雜的應(yīng)用。因此，在芯片中采用可調(diào)試性設(shè)計逐漸成為一種提高芯片調(diào)試效率的重要手段，并得到學(xué)術(shù)界和工業(yè)界的廣泛研

2、究。
　　本文針對上述問題，開展了異構(gòu)多核系統(tǒng)調(diào)試技術(shù)的相關(guān)研究。論文的主要工作如下:
　　首先，基于課題組設(shè)計完成的一款異構(gòu)多核系統(tǒng)，設(shè)計并實現(xiàn)了一種可配置可裁剪的可調(diào)試性模型，為目標(biāo)系統(tǒng)芯片的生產(chǎn)及實際應(yīng)用提供有力的支持。可調(diào)試性模型包括片上調(diào)試架構(gòu)和上位機軟件兩部分，本文的工作重點是目標(biāo)系統(tǒng)可調(diào)試性設(shè)計的硬件部分，即片上調(diào)試架構(gòu)的設(shè)計與實現(xiàn)。
　　其次，對片上調(diào)試架構(gòu)中調(diào)試探測器DP的設(shè)計進行深入研究，詳細分析了

3、目標(biāo)系統(tǒng)中不同資源節(jié)點的調(diào)試方案以及相應(yīng)DP的配置，證明了DP設(shè)計的靈活性，同時完成了目標(biāo)系統(tǒng)中各類資源節(jié)點DP模塊的電路設(shè)計工作。此外，還給出了各DP在FPGA上實現(xiàn)的面積開銷，論述了本設(shè)計的有效性。
　　最后，將DP模塊集成于目標(biāo)系統(tǒng)中，從RTL級和FPGA兩個層次驗證了本文設(shè)計的DP功能的正確性。此外，通過一個分步調(diào)試的應(yīng)用實例，論述了本文的可調(diào)試性設(shè)計模型可以通過不同模式的任意組合，快速定位錯誤所在，有效地支持目標(biāo)系統(tǒng)的調(diào)

4、試工作。
　　本文實現(xiàn)的可調(diào)試性設(shè)計模型在對目標(biāo)系統(tǒng)的調(diào)試控制方面具有如下特點:(1)采取“離線”調(diào)試方案，即預(yù)先設(shè)定斷點或觸發(fā)點，待系統(tǒng)執(zhí)行觸發(fā)調(diào)試后，暫停原執(zhí)行過程進入調(diào)試態(tài)，獲取相關(guān)調(diào)試數(shù)據(jù)之后再恢復(fù)系統(tǒng)運行。(2)提供五種不同的調(diào)試模式以滿足目標(biāo)系統(tǒng)實際應(yīng)用的調(diào)試需求，每次可以根據(jù)需選擇一種模式生成調(diào)試控制命令。(3)調(diào)試單元采用模塊化設(shè)計，對其作相應(yīng)的功能裁剪，即可實現(xiàn)針對系統(tǒng)中不同資源節(jié)點的可調(diào)試性設(shè)計。(4)調(diào)試單元