異構(gòu)多核中Turbo并行譯碼器的設(shè)計與實現(xiàn).pdf

1、隨著現(xiàn)代通信技術(shù)的飛速發(fā)展，基帶信號處理的算法變的更加復雜，運算量也隨之增加。多核并行是滿足基帶信號的復雜算法的理想架構(gòu)，因此研究怎么采用多核并行來滿足通信系統(tǒng)中計算量比較大的計算節(jié)點的計算需求是有意義的。Turbo碼在現(xiàn)代通信系統(tǒng)中有著廣泛的應用，是信道譯碼中最為常用的一種譯碼算法；研究 Turbo碼的并行實現(xiàn)對通信系統(tǒng)的發(fā)展有著積極的推動作用?；谕ㄓ枚嗪颂幚砥骱陀布铀倨鞯漠悩?gòu)多核架構(gòu)是現(xiàn)代通信系統(tǒng)中常用多核架構(gòu)，研究這種異構(gòu)多核

2、架構(gòu)有助于提高通信系統(tǒng)中的數(shù)據(jù)處理速率。
　　依托國家科技重大專項“面向 IMT-Advanced新型基帶處理共性技術(shù)研究”，本文研究和實現(xiàn)了 Turbo碼并行譯碼器以及異構(gòu)多核處理單元。本文的主要內(nèi)容和成果有：
　?。?）研究了Turbo碼的MAP系列譯碼算法的推導過程，在此基礎(chǔ)上研究了基于無數(shù)據(jù)交疊的Turbo并行譯碼算法。針對LTE協(xié)議標準中規(guī)定的188種幀長的Turbo碼，采用m語言完成幀長可變的Turbo譯碼算法串

3、并行仿真。兩種譯碼算法的仿真都采用 MAX-LOG-MAP譯碼算法，在相同的量化方案下，與串行算法相比，并行譯碼算法雖然有一定的性能損失，但依然能夠滿足譯碼性能的要求。
　?。?）設(shè)計了Turbo并行譯碼器的頂層架構(gòu)?；谙扔嬎?后存儲的模式設(shè)計了QPP交織器，并用流水電路實現(xiàn)了QPP交織器；設(shè)計和實現(xiàn)了SISO軟譯碼單元內(nèi)各個子單元的流水電路，設(shè)計了譯碼器的其它功能單元并最終完成整個并行譯碼器地設(shè)計。在FPGA開發(fā)板上對設(shè)計的T