基帶芯片的低功耗時鐘系統(tǒng)設(shè)計.pdf

1、隨著移動平臺的廣泛應(yīng)用,基帶芯片作為移動平臺核心器件在功能、性能和功耗方面的要求也越來越高,時鐘產(chǎn)生單元作為基帶芯片中產(chǎn)生并控制管理時鐘的模塊,產(chǎn)生并管理的時鐘數(shù)目急劇增大,簡單有效管理這些時鐘成為一個棘手的問題,同時時鐘作為系統(tǒng)功耗的一大來源,也是系統(tǒng)低功耗設(shè)計的一個重要手段。在大規(guī)模高性能低功耗的要求下,基帶芯片中時鐘系統(tǒng)的設(shè)計已經(jīng)成為一項有挑戰(zhàn)性的工作。
　　本文從時鐘產(chǎn)生單元在基帶芯片中的功能,低功耗,物理設(shè)計等多方面出發(fā)

2、,提出了一種結(jié)構(gòu)化、低功耗的時鐘系統(tǒng)架構(gòu),該架構(gòu)以統(tǒng)一的方式產(chǎn)生并管理時鐘,支持軟硬件的時鐘控制,硬件的自動時鐘切換技術(shù)顯著提高了時鐘切換的速度,并采用動態(tài)電壓頻率調(diào)整技術(shù)、時鐘源共享,多級門控以及快速頻率縮放機制等多種低功耗設(shè)計方法,對基帶芯片的模塊時鐘頻率控制粒度更為精細,在低功耗模式下關(guān)閉頻率較大的時鐘源使用頻率較小的時鐘源靈活控制了性能和功耗之間的平衡。該架構(gòu)采用了芯片級和子系統(tǒng)級兩級時鐘產(chǎn)生控制設(shè)計,子系統(tǒng)級的時鐘產(chǎn)生單元由芯