面向多核DSP的低功耗時(shí)鐘復(fù)位系統(tǒng)設(shè)計(jì).pdf

1、時(shí)鐘復(fù)位系統(tǒng)作為DSP芯片的心臟和神經(jīng)，直接影響著芯片的性能和功耗，以及芯片的正常啟動(dòng)和異?；謴?fù)。低功耗設(shè)計(jì)也已成為現(xiàn)在芯片設(shè)計(jì)所必須考慮的重要問(wèn)題，低功耗設(shè)計(jì)技術(shù)與時(shí)鐘復(fù)位系統(tǒng)緊密相連，許多低功耗設(shè)計(jì)技術(shù)需要時(shí)鐘復(fù)位系統(tǒng)的支持，而時(shí)鐘復(fù)位系統(tǒng)本身的設(shè)計(jì)也有許多低功耗特征。本文結(jié)合我校自主研發(fā)的一款多核DSP處理器的實(shí)際需求，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)面向多核并支持系統(tǒng)級(jí)低功耗控制的DSP時(shí)鐘復(fù)位系統(tǒng)。
　　本文結(jié)合目標(biāo)芯片的系統(tǒng)結(jié)構(gòu)和工作

2、特點(diǎn)，構(gòu)建了芯片的時(shí)鐘系統(tǒng)和復(fù)位系統(tǒng)的基本結(jié)構(gòu)并完成了其功能設(shè)計(jì)及其對(duì)功耗管理設(shè)計(jì)的支持。針對(duì)時(shí)鐘復(fù)位系統(tǒng)設(shè)計(jì)中的設(shè)計(jì)難點(diǎn)問(wèn)題進(jìn)行了重點(diǎn)分析和設(shè)計(jì)，設(shè)計(jì)了等占空比的任意分頻電路；分析和設(shè)計(jì)了針對(duì)本時(shí)鐘系統(tǒng)的可靠性跨時(shí)鐘對(duì)接方案、實(shí)現(xiàn)了在任意兩時(shí)鐘間進(jìn)行無(wú)毛刺時(shí)鐘切換的專(zhuān)有電路，并通過(guò)影像寄存器實(shí)現(xiàn)了時(shí)鐘控制系統(tǒng)的跨時(shí)鐘域動(dòng)態(tài)配置。面向目標(biāo)芯片完成了多種時(shí)鐘并存，并可以動(dòng)態(tài)配置、分頻、支持按需對(duì)齊和無(wú)毛刺切換的復(fù)雜時(shí)鐘系統(tǒng)，實(shí)現(xiàn)了多級(jí)多模