音頻DSP核低功耗研究及后端設(shè)計(jì).pdf

1、隨著集成電路在人們生活中運(yùn)用的越來越廣泛，集成電路的設(shè)計(jì)方法也日趨成熟，在芯片工藝尺寸的不斷縮小的同時，規(guī)模也越來越大。當(dāng)進(jìn)入到超大規(guī)模集成電路設(shè)計(jì)階段，芯片的功耗問題已經(jīng)成為制約芯片性能和價值的一個重要因素。因此如何在芯片設(shè)計(jì)過程中做好功耗方面的優(yōu)化成為現(xiàn)代芯片設(shè)計(jì)方法學(xué)中的一個研究熱點(diǎn)。
　　本文在分析了芯片功耗的來源和各個階段可以采用的低功耗設(shè)計(jì)方法后，接著以實(shí)驗(yàn)室一款經(jīng)過FPGA驗(yàn)證的音頻DSP核為例，在SMIC0.13u

2、m的工藝下，使用Synopsys公司的Design Compiler、PTPX和Astro等工具，對這款DSP核進(jìn)行了低功耗的研究和后端設(shè)計(jì)。本文主要內(nèi)容包括：
　　1、從FPGA實(shí)現(xiàn)到AISC實(shí)現(xiàn)中對設(shè)計(jì)所做的修改。主要包括使用Memory Compiler生成RAM來代替FPGA中使用的RAM模塊、時鐘模塊的修改和功能仿真驗(yàn)證修改后的代碼。
　　2、采用低功耗的方法來進(jìn)行邏輯綜合。主要包括門控時鐘的添加和使用DC Top