基于RISC架構嵌入式微處理的設計與優(yōu)化.pdf

1、處理器核是嵌入式系統(tǒng)與SoC系統(tǒng)的心臟。本文設計了一類基于RISC架構的嵌入式處理器核，并對其進行了各項指標優(yōu)化。其指令集與Microchip公司PIC16系列相兼容，具有電路規(guī)模小，功耗較低的優(yōu)勢。生成的嵌入式處理器IP能夠廣泛應用于工業(yè)控制、儀表儀器、汽車電子等領域。
　　本項目遵循了集成電路與集成系統(tǒng)經典的自上而下的設計流程，從系統(tǒng)劃分、代碼編寫、RTL仿真、FPGA原型驗證、到最后電路、版圖實現(xiàn)，都對設計做了最大的優(yōu)化，涉

2、及電路的低功耗設計，鎖存器級設計等。
　　本文首先介紹了處理器的發(fā)展背景與趨勢。然后對設計框架進行了詳細的劃分，并對時鐘系統(tǒng)、流水線進行精密的設計，對重要模塊實現(xiàn)做了較詳盡的描述與仿真驗證。最后，通過物理綜合，布局布線，對電路規(guī)模與功耗進行了評估，實現(xiàn)了本設計的固核與硬核。
　　得益于項目團隊對系統(tǒng)架構的深刻分析，對功能模塊的靈活設計、電路詳細有效的描述等方面的優(yōu)勢，本設計運用FPGA驗證與ASIC實現(xiàn)相結合的設計方法，在系