24位96KSPSΣ-Δ調(diào)制器的設計.pdf

1、隨著高分辨率 A/D轉(zhuǎn)換器在通信和多媒體等領域的廣泛應用，過采樣Sigma-Delta A/D轉(zhuǎn)換器成為當今微電子領域的研究熱點之一。Sigma-Delta A/D轉(zhuǎn)換器主要由Sigma-Delta調(diào)制器和降采樣數(shù)字濾波器兩部分組成。Sigma-Delta調(diào)制器通常采用過采樣和噪聲整形技術，能夠有效降低帶寬內(nèi)的量化噪聲，提高信噪比。數(shù)字濾波器利用降采樣數(shù)字濾波技術，能夠濾除高頻量化噪聲，降低采樣頻率。與傳統(tǒng)NyquistA/D轉(zhuǎn)換器相比

2、，Sigma-Delta A/D轉(zhuǎn)換器能夠簡化電路設計，降低對單元電路性能指標和元件精度的要求，降低生產(chǎn)成本。
　　本文通過對Sigma-Delta A/D轉(zhuǎn)換器理論的深入研究，基于SMIC65nmCMOS工藝，2.5V/1.2V工作電壓，采用6.144M采樣率，64倍過采樣率，設計了一種24位96KSPS的Sigma-Delta調(diào)制器的系統(tǒng)架構(gòu)，利用Matlab對調(diào)制器的輸出數(shù)據(jù)進行頻譜分析，有效位數(shù)達到16.8位。Sigma-

3、Delta調(diào)制器采用級聯(lián)積分前饋型三階(2-1)級聯(lián)的MASH調(diào)制器結(jié)構(gòu)，在Simulink環(huán)境下對Sigma-Delta調(diào)制器進行系統(tǒng)級建模及仿真驗證，同時考慮噪聲、時鐘抖動、開關運放等非理想因素對Sigma-Delta調(diào)制器的影響，采用Hspice等EDA工具對各單元電路及整體電路進行電路仿真，包括調(diào)制器前端緩沖電路、電流基準電路、積分器電路、比較器電路以及兩相非交疊時鐘電路等。并在整體電路仿真設計的基礎上，完成整個調(diào)制器電路的版圖