存儲(chǔ)器測(cè)試方法的研究與測(cè)試程序的實(shí)現(xiàn).pdf

1、超深亞微米等技術(shù)的應(yīng)用使得電路的集成度日益增高,大規(guī)模數(shù)字集成電路的測(cè)試難度越來越大,芯片測(cè)試尤其是存儲(chǔ)器的測(cè)試遇到了前所未有的挑戰(zhàn),已經(jīng)成為制約整個(gè)行業(yè)發(fā)展的瓶頸。隨著人們對(duì)元器件可靠性的日益重視,國(guó)內(nèi)很多從事電子行業(yè)的單位都配備了集成電路及其它電子元器件的測(cè)試系統(tǒng)。但從國(guó)外引進(jìn)的大型測(cè)試系統(tǒng),往往存在測(cè)試程序少、測(cè)試適配器單一等問題,各單位缺乏既了解設(shè)備又熟悉器件的技術(shù)人員,導(dǎo)致設(shè)備利用率不高。
　　 本論文主要針對(duì)實(shí)際工作

2、中存儲(chǔ)器在測(cè)試應(yīng)用方面遇到的問題,提出解決辦法。首先,介紹了存儲(chǔ)器、測(cè)試系統(tǒng)及測(cè)試技術(shù)的發(fā)展與趨勢(shì)。論述了存儲(chǔ)器的工作原理、故障模式以及故障模型,然后研究了存儲(chǔ)器的測(cè)試方法,產(chǎn)生測(cè)試圖形的測(cè)試算法,并按照?qǐng)D形的長(zhǎng)度進(jìn)行了分類研究。這些算法復(fù)雜程度不同,故障覆蓋率也不同,在實(shí)際應(yīng)用中可以適當(dāng)選取。接著還對(duì)存儲(chǔ)器內(nèi)建自測(cè)試技術(shù)(BIST)進(jìn)行了展望,基于BIST的測(cè)試技術(shù)的發(fā)展和完善是VLSI制造業(yè)面臨的一項(xiàng)重要課題。
　　 最后,