Cache-SPM共存架的動(dòng)態(tài)存儲(chǔ)布局優(yōu)化技術(shù)研究.pdf

1、作為SoC性能、能耗和成本的主要瓶頸，存儲(chǔ)子系統(tǒng)設(shè)計(jì)一直是SoC研究的熱點(diǎn)。業(yè)界通常采用高速片上存儲(chǔ)器彌補(bǔ)片外存儲(chǔ)器和處理器內(nèi)核的速度差，并降低系統(tǒng)能耗。在片上存儲(chǔ)器中，Cache具有硬件自動(dòng)管理，性能優(yōu)化顯著等優(yōu)點(diǎn)，但其高能耗、占用芯片面積大，程序執(zhí)行時(shí)間不可預(yù)知等缺點(diǎn)限制了其在嵌入式系統(tǒng)中的應(yīng)用。而片上存儲(chǔ)器的另一種形式，SPM在能耗、面積上有較大優(yōu)勢(shì)，但需軟件顯式管理。由于Cache和SPM各具優(yōu)勢(shì)且存在互補(bǔ)性，兩者共存架構(gòu)是So

2、C片上存儲(chǔ)子系統(tǒng)發(fā)展的趨勢(shì)。
　　 本文將降低數(shù)據(jù)Cache缺失作為研究重點(diǎn)。采用虛存管理的思想，通過優(yōu)化算法將容易頻繁引起沖突的數(shù)據(jù)段動(dòng)態(tài)重映射到SPM，從而降低Cache的沖突，進(jìn)而減少訪外存的次數(shù)，最終降低了系統(tǒng)能耗。本文的主要工作包括：第一，為了系統(tǒng)評(píng)估本研究所提出的機(jī)制與策略，建立了基于SystemC的時(shí)鐘周期精確的系統(tǒng)性能及能耗高層模型。第二，為了提升SPM的利用率，本文在傳統(tǒng)MMU頁大小的基礎(chǔ)上，通過修改TLB擴(kuò)展

3、支持256Byte、512Byte大小的微頁，以控制動(dòng)態(tài)存儲(chǔ)管理的最小可控粒度。第三，通過時(shí)隙Cache沖突圖的引入，并對(duì)其進(jìn)行數(shù)學(xué)建模以描述各節(jié)點(diǎn)間的權(quán)重分布，在建立系統(tǒng)能耗模型的基礎(chǔ)上，采用整數(shù)非線性規(guī)劃求得整體能耗收益最優(yōu)時(shí)每個(gè)節(jié)點(diǎn)的狀態(tài)。第四，通過動(dòng)態(tài)修改MMU貞表并利用專用DMA以貞為單位完成對(duì)SPM內(nèi)容的動(dòng)態(tài)換入換出，從而將某時(shí)隙內(nèi)頻繁引起數(shù)據(jù)Cache缺失的頁重定位到SPM，而在其他時(shí)隙中將其換出，最終從整體上增大SPM的

4、利用率，進(jìn)一步優(yōu)化了系統(tǒng)的能耗與性能。
　　 本文的主要?jiǎng)?chuàng)新點(diǎn)包括：
　　 (1)提出了基于時(shí)隙的Cache沖突圖。通過引入Cache沖突的時(shí)間維，更加精確描述了程序運(yùn)行時(shí)的訪存動(dòng)態(tài)特性，增大了能耗最優(yōu)解的搜尋空間。
　　 (2)利用虛存管理思想，通過動(dòng)態(tài)修改頁表項(xiàng)并使用專用DMA，將容易引起數(shù)據(jù)Cache沖突的頁重定位于SPM，并利用MMU實(shí)現(xiàn)CPU對(duì)連續(xù)虛擬地址的原程序映像的無縫訪問，完成對(duì)程序非侵入式的優(yōu)化

5、。
　　 (3)引入MMU虛存管理的機(jī)制并通過時(shí)隙控制，對(duì)全部程序數(shù)據(jù)段優(yōu)化，包括全局?jǐn)?shù)據(jù)、棧數(shù)據(jù)、堆數(shù)據(jù)和指令段中的常量池?cái)?shù)據(jù)。解決了很多基于靜態(tài)SPM研究所難以解決的堆數(shù)據(jù)、棧數(shù)據(jù)的優(yōu)化問題。
　　 由最終15個(gè)基準(zhǔn)測(cè)試程序的實(shí)驗(yàn)分析可以看出，本研究提出的動(dòng)態(tài)存儲(chǔ)布局優(yōu)化技術(shù)，在4K數(shù)據(jù)Cache加4K SPM的配置下，與8K直接關(guān)聯(lián)的Cache相比，最大降低49.86％的系統(tǒng)能耗、提升17.38%的系統(tǒng)性能，平均降