兼容AMBA4的DDRnSDRAM控制器IP核的前端設(shè)計.pdf

1、當(dāng)前，越來越多的消費電子設(shè)備（如PSP、iPhone、iPAD、數(shù)碼相機以及GPS等設(shè)備）可以提供更高的圖像和視頻性能，而這些應(yīng)用都需要大容量、高速度以及低功耗的存儲器。在信號處理、高性能網(wǎng)絡(luò)設(shè)備和高清音視頻等領(lǐng)域，尤其對于多核SoC設(shè)計，存儲器帶寬越來越成為限制系統(tǒng)性能的瓶頸。所以，提高存儲器帶寬是改善系統(tǒng)瓶頸的關(guān)鍵因素。
　　DDRn SDRAM可以在IO時鐘的上升沿和下降沿均進行數(shù)據(jù)傳輸，這種對傳統(tǒng)SDRAM的改進，可以提供

2、兩倍的數(shù)據(jù)傳輸速率和峰值速率，提高了存儲器帶寬，有助于解決SoC系統(tǒng)內(nèi)部的日益嚴(yán)峻的存儲瓶頸。而AMBA總線最早由ARM公司在1996年提出，是廣泛應(yīng)用于32位嵌入式微處理器中的片上總線，現(xiàn)在已經(jīng)是事實上的工業(yè)標(biāo)準(zhǔn)。2010年ARM公司提出第四代AMBA總線，尤其是其中的AXI4總線定位于高性能SoC設(shè)計，非常適合用作存儲器控制器的接口總線。
　　本論文DDRn SDRAM控制器可以接收來自AXI總線讀寫等命令，并將其轉(zhuǎn)換為DDR

3、n存儲器的命令序列，同時完成來自APB總線的寄存器讀寫請求。本論文完成了一款DDRn SDRAM控制器的設(shè)計，從系統(tǒng)結(jié)構(gòu)和詳細的設(shè)計規(guī)范，到底層模塊級的具體設(shè)計和實現(xiàn)，以及基于斷言的可驗證性設(shè)計，并討論了其中的低功耗設(shè)計。另外，還構(gòu)建了多層次的驗證環(huán)境，對設(shè)計進行全面驗證:這包括設(shè)計相關(guān)的接口模型和總線功能模型、創(chuàng)建受控的隨機激勵、覆蓋率統(tǒng)計、協(xié)議檢查器(AXI、APB和DDRn)、時序仿真和靜態(tài)時序分析。該DDRn SDRAM控制器可