基于FPGA的網絡協議處理器設計及驗證.pdf

1、隨著嵌入式系統(tǒng)應用領域的不斷擴展,諸如手持式智能終端等嵌入式設備接入Internet已成為技術主流。嵌入式Internet技術面臨的主要困難是標準Internet協議對于計算機存儲器容量、運算速度等方面的要求比較高,從而對處理器運算速度、存儲空間以及功耗要求較高。因而,對于嵌入式Internet技術需要針對嵌入式系統(tǒng)的計算能力、存儲資源和能耗等進行限制,對標準的Internet協議進行裁剪和移植。通過將部分協議遷移到硬件中實現,降低對核

2、心處理器的資源需求,提高系統(tǒng)性能并降低系統(tǒng)能耗。本文研究了以太網MAC協議,分析了MAC協議中數據幀格式和CSMA/CD的基本原理,設計了基于FPGA的MAC協議處理器。論文對整個系統(tǒng)的內部結構、模塊劃分及各模塊的設計過程進行了詳細闡述。
　　 另一方面,隨著芯片設計的規(guī)模不斷擴大和設計復雜程度的增大,功能驗證成為硬件設計中的最大挑戰(zhàn)。目前,基于斷言的驗證技術由于其抽象程度高、描述能力強且能夠對錯誤進行定位等優(yōu)點,成為一種重要的