符號化矩在網(wǎng)狀互連線電路線寬優(yōu)化中的應(yīng)用研究.pdf

1、隨著芯片的尺寸越來越小，互連線延遲已經(jīng)超越門延遲成為芯片延遲的主要部分。互連線已成為現(xiàn)在集成電路設(shè)計(jì)中主要的關(guān)注對象，在過去的幾十年里，有大量的對互連線的研究，包括互連線的建模，分析，優(yōu)化，制造等。隨著電路復(fù)雜度的增加，更多的時(shí)候我們需要把互連線建模成網(wǎng)狀結(jié)構(gòu)。由于網(wǎng)狀電路結(jié)構(gòu)的復(fù)雜性，傳統(tǒng)的對樹狀互連線電路的分析，優(yōu)化方法對網(wǎng)狀電路不再適用，因而需要尋求新的途徑來處理網(wǎng)狀電路。本文首先介紹了最近提出的符號化矩的計(jì)算方法，它用一種全新的

2、數(shù)據(jù)結(jié)構(gòu)，利用了二叉決策圖的共享特性，表示了矩的計(jì)算過程。這種方法可以快速求解出網(wǎng)狀電路的矩及其導(dǎo)數(shù)。接著我提出了基于符號化矩的線寬優(yōu)化算法，該算法充分利用了符號化矩的優(yōu)勢，能非常有效的處理大規(guī)模網(wǎng)狀電路。同時(shí)本文還實(shí)現(xiàn)了另一種基于對電路進(jìn)行拆分的網(wǎng)狀電路線寬優(yōu)化算法，該算法把網(wǎng)狀電路拆分成樹狀電路，再對拆分后的電路進(jìn)行優(yōu)化。通過對這兩種算法的比較，我們發(fā)現(xiàn)基于符號化矩的優(yōu)化算法在對電路性能參數(shù)的優(yōu)化結(jié)果上要遠(yuǎn)遠(yuǎn)超過基于拆分的優(yōu)化算法。