硅陀螺用16位200KHz前饋求和式Sigma Delta ADC設(shè)計(jì).pdf

1、由于在軍事以及民用領(lǐng)域上的巨大應(yīng)用潛力,硅微機(jī)械陀螺已經(jīng)成為目前MEMS(Micro Electro-Mechanical Systems)領(lǐng)域里最熱門(mén)的研究方向,因此相應(yīng)的硅陀螺接口電路研究也在國(guó)內(nèi)外成為研究熱點(diǎn)。如今,對(duì)于硅陀螺的集成化,數(shù)字化,智能化已經(jīng)成為未來(lái)研究的重點(diǎn)方向,所以對(duì)于用于硅陀螺接口電路中的模數(shù)轉(zhuǎn)換電路的研究成為了研究的重點(diǎn),因此對(duì)于開(kāi)展用于硅陀螺接口電路中的Sigma Delta ADC的研究有著十分重要的研究意

2、義以及應(yīng)用前景。
　　針對(duì)硅陀螺接口電路的特點(diǎn),本課題根據(jù)調(diào)制器的設(shè)計(jì)要求,仔細(xì)分析了Sigma-Delta調(diào)制器的結(jié)構(gòu)并進(jìn)行了比較和優(yōu)化,據(jù)此設(shè)計(jì)了三階三位量化前饋求和調(diào)制器的系統(tǒng)結(jié)構(gòu)(CRFF結(jié)構(gòu)),然后在Matlab中對(duì)調(diào)制器系統(tǒng)的理想模型進(jìn)行了仿真。此外重點(diǎn)進(jìn)行了調(diào)制器系統(tǒng)中非線性因素的分析及建模,介紹了多位量化結(jié)構(gòu)中采用的數(shù)據(jù)加權(quán)平均(DWA)技術(shù)并且對(duì)其進(jìn)行了系統(tǒng)級(jí)建模,對(duì)系統(tǒng)進(jìn)行了非理想建模并仿真。基于所設(shè)計(jì)的系統(tǒng)級(jí)

3、模型,進(jìn)行了全差分的調(diào)制器電路級(jí)設(shè)計(jì),完成了各模塊電路的設(shè)計(jì),并在Cadence對(duì)電路進(jìn)行了晶體管級(jí)仿真。
　　在系統(tǒng)級(jí)設(shè)計(jì)中,本課題采用了前饋求和以及多位量化結(jié)構(gòu),以減小各積分器的輸出,降低調(diào)制器的噪聲,而且使得系統(tǒng)容易穩(wěn)定。并采用了局部反饋進(jìn)行零點(diǎn)優(yōu)化,提高調(diào)制器對(duì)信號(hào)帶寬內(nèi)噪聲的整形能力。本課題采用的是單環(huán)三階三位量化結(jié)構(gòu),過(guò)采樣率為64,信號(hào)帶寬為200KHz,采樣時(shí)鐘頻率為25.6MHz。經(jīng)過(guò)Matlab的Simulin

4、k仿真,理想模型得到信噪比為125dB,有效位數(shù)為20.48位。通過(guò)建立的調(diào)制器非線性因素模型,對(duì)非線性系統(tǒng)得到的Simulink仿真結(jié)果為信噪比為104dB,有效位數(shù)為16.98位。
　　為了減小調(diào)制器的諧波失真,晶體管級(jí)電路采用了全差分開(kāi)關(guān)電容電路來(lái)實(shí)現(xiàn)。對(duì)各級(jí)積分器的結(jié)構(gòu)進(jìn)行了優(yōu)化設(shè)計(jì),為了減少閃爍噪聲的影響,積分器采用了相關(guān)雙采樣(CDS)技術(shù),并對(duì)局部反饋電路進(jìn)行了改進(jìn)設(shè)計(jì)。設(shè)計(jì)了高壓擺率、高帶寬的全差分運(yùn)放,采用開(kāi)關(guān)電