脈沖電源模塊中測(cè)控單元PCB的電磁兼容性研究.pdf

1、脈沖功率源技術(shù)是電磁發(fā)射系統(tǒng)的關(guān)鍵技術(shù)之一，具有高電壓、大電流、高功率等特點(diǎn)。小型化、模塊化脈沖電源是該領(lǐng)域的重點(diǎn)發(fā)展方向，在實(shí)驗(yàn)研究過(guò)程中，為了監(jiān)測(cè)、控制電源模塊的工作狀態(tài)，需要為模塊電源提供測(cè)控系統(tǒng)。測(cè)控單元在電源模塊充放電過(guò)程中起著重要的作用，但弱電壓，小電流的測(cè)控單元對(duì)其脈沖電抗器等大功率器件產(chǎn)生的磁場(chǎng)源干擾非常敏感，因此，測(cè)控單元PCB的電磁兼容性研究，將對(duì)優(yōu)化模塊脈沖功率源結(jié)構(gòu)設(shè)計(jì)和解決數(shù)據(jù)采集電路電磁兼容性問(wèn)題具有指導(dǎo)作用

2、。本文所做的主要研究工作包括:
　　 首先，基于電路、磁路和電磁兼容性等基本理論，對(duì)電磁兼容性設(shè)計(jì)過(guò)程進(jìn)行系統(tǒng)描述，并對(duì)脈沖電源模塊充放電過(guò)程中負(fù)載放電特性作了簡(jiǎn)要分析。
　　 其次，采用霍爾效應(yīng)法測(cè)試脈沖電抗器旁磁場(chǎng)和測(cè)控單元處磁場(chǎng)，預(yù)測(cè)測(cè)控單元PCB所受到的電磁干擾程度。
　　 采用Cadence/Allegro與CST協(xié)同仿真，得到測(cè)控PCB板上測(cè)試點(diǎn)在平面波垂直照射下耦合電壓降，在火花尖端高壓放電和脈沖電