高速低相噪鎖相環(huán)研究與設計.pdf

1、鎖相環(huán)從1932年由De Bellescize提出至今，已得到廣泛的應用和發(fā)展，幾乎遍布電子產品的每個角落，在現(xiàn)代電子技術中成為了電子系統(tǒng)的核心部件。隨著現(xiàn)代通信、雷達和電子對抗技術的發(fā)展，對它的性能也提出了更高的要求，而且對各項指標要求的側重點在不同的應用中也有所不同，其中鎖定時間和相位噪聲始終受到人們的廣泛關注，因為鎖定時間直接影響到通信系統(tǒng)的數(shù)據(jù)傳輸速率，相位噪聲會增加誤碼率并降低系統(tǒng)的信噪比。另外，通信信道間隔越來越小，對信號的

2、頻率分辨率的要求也越來越高。然而這些指標存在相互制約的關系，使用簡單的鎖相環(huán)技術難以實現(xiàn)。
　　本文首先簡要介紹了鎖相環(huán)技術的發(fā)展歷史及應用。然后分析了鎖相環(huán)系統(tǒng)中重要部件的工作原理以及使用過程中可能會遇到的問題。分析了環(huán)路各個部件對系統(tǒng)輸出相位噪聲的影響，使用行為模型進行仿真，證明了優(yōu)化環(huán)路濾波器帶寬能夠使系統(tǒng)相位噪聲達到最佳。使用時變分頻器和時變參考頻率兩種不同線性模型仿真，深入研究了鎖相環(huán)鎖入過程的動態(tài)性能。建立了帶有鑒頻鑒

3、相器的鎖相環(huán)的物理模型，使用非線性方法分析了拉入過程的動態(tài)性能。通過仿真驗證電壓預置技術能大大提高鎖相環(huán)鎖定速度。仿真軟件SIMETRIX能夠進行模擬和數(shù)字電路混合仿真，行為模型仿真大大縮短了仿真時間，對所設計電路的仿真證明設計方案是合理的。
　　最后，在前面的的理論分析基礎上，使用電壓預置技術設計了一個輸出頻率范圍為1200MHz～2400MHz的高速、低相噪鎖相環(huán)。經過實驗測試，跳頻時間約為33us，頻率分辨率為10Hz，相位