2.5ghz高速cmos鎖相環(huán)研究與設計

1、西安電子科技大學學位論文獨創(chuàng)性( 或創(chuàng)新性) 聲明秉承學校嚴謹?shù)膶W風和優(yōu)良的科學道德，本人聲明所呈交的論文是我個人在導師指導下進行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標注和致謝中所羅列的內容以外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果：也不包含為獲得西安電子科技大學或其它教育機構的學位或證書而使用過的材料。與我～同工作的同志對本研究所做的任何貢獻均已在論文中做了明確的說明并表示了謝意。申請學位論文與資料若有不實之

2、處，本人承擔一切的法律責任。本人簽名：耀蘭叁 日期：圣駕臣叢￡翌西安電子科技大學關于論文使用授權的說明本人完全了解西安電子科技大學有關保留和使用學位論文的規(guī)定，即：研究生在校攻讀學位期間論文工作的知識產權單位屬西安電子科技大學。學校有權保留送交論文的復印件，允許查閱和借閱論文；學校可以公布論文的全部或部分內容，可以允許采用影印、縮印或其它復制手段保存論文。同時本人保證，畢業(yè)后結合學位論文研究課題再攥寫的文章一律署名單位為西安電子科技大學

3、。( 保密的論文在解密后遵守此規(guī)定)本學位論文屬于保密，在一年解密后適用本授權書。本人簽名：緩垡導師簽名：F 1 期：蘭型! 叢主呈H 期：趔掣摘要高速鎖相環(huán)( P h a s e ．L o c k e dL 0 0 p ，P L L ) 電路作為時鐘恢復電路和頻率合成器的重要組成部分廣泛應用于現(xiàn)代光纖通信和無線通信中，具有非常重要的應用價值。本文重點研究2 ．5 G b p s 超高速串行收發(fā)器中鎖相環(huán)電路的設計與實現(xiàn)問題，研究內容來

4、源于國家8 6 3 計劃課題：“寬帶電路交換核心芯片開發(fā)’’與陜西省科技攻關重點項目“2 ．5 G b p s 超高速串行收發(fā)器芯片及I P 核開發(fā)’’。本文圍繞電荷泵鎖相環(huán)的理論、模型、電路設計和仿真，進行了深入的研究。論文針對數(shù)模混合結構的電荷泵鎖相環(huán)電路，進行了詳細的理論分析，建立了系統(tǒng)的數(shù)學模型和噪聲模型，討論了P L L 電路的系統(tǒng)設計方案，確定了電荷泵鎖相環(huán)的系統(tǒng)參數(shù)?；赟 M I C0 ．1 8 u mC M O S 工

5、藝，完成了P L L 電路的詳細電路設計，并在設計時最大限度地考慮了電路的功耗和抖動性能，最后采用S p e c t r e 等仿真工具進行仿真驗證。仿真結果顯示，本文所設計的2 ．5 G H z 鎖相環(huán)電路各項性能達到了設計要求。整個鎖相環(huán)系統(tǒng)的功耗約為4 0 m W ，輸出時鐘信號峰峰值抖動為2 1 p s ，單邊帶相位噪聲在5 M H z 頻偏處為．1 0 5 d B c ／】眩。關鍵詞：鎖相環(huán)；超高速串行收發(fā)器；數(shù)?；旌希浑姾杀?/p>