基于40納米硅基CMOS工藝的60 GHz鎖相環(huán)研究.pdf

1、在過去的半個世紀(jì)以來，整個人類社會的生活方式已經(jīng)被無線通信技術(shù)的急速發(fā)展所徹底改變。鎖相環(huán)（Phase-LockedLoop）是無線收發(fā)機中射頻前端電路的關(guān)鍵模塊。本文基于國內(nèi)設(shè)計、國內(nèi)制造和國內(nèi)測試，實現(xiàn)了首款完全國產(chǎn)化的40 nm硅基CMOS工藝的60GHz鎖相環(huán)芯片，其功耗、相噪等主要性能指標(biāo)及FOM優(yōu)值均達到國際先進水平，這對提升我國高端射頻芯片國產(chǎn)化的能力具有積極作用和貢獻。
　　本研究主要內(nèi)容包括：⑴60GHz射頻工藝

2、模型的研究。目前國內(nèi)工藝廠商無法提供用于電磁場分析的ADS庫。在互連線趨膚效應(yīng)的研究基礎(chǔ)上，成功利用“路分析”的方法在只有20GHz能力的國內(nèi)工藝線上實現(xiàn)了這款芯片的國產(chǎn)化。所以進行了射頻傳輸性能的研究以及建立了相應(yīng)的SPICE仿真模型。⑵60GHz鎖相環(huán)芯片的設(shè)計實現(xiàn)。與國內(nèi)大多數(shù)射頻IC設(shè)計人員多選擇國外加工工藝不同，立足國內(nèi)40nm CMOS工藝線，設(shè)計并首次實現(xiàn)了一款性能理想的60 GHz鎖相環(huán)芯片，相位噪聲達到-92 dBc/

3、Hz@1 MHz、-110dBc/Hz@10MHz，F(xiàn)OM為-170.7dB。這是基于國內(nèi)自主工藝線實現(xiàn)的工作頻率最高、性能最好的鎖相環(huán)芯片。更高性能VCO的研究。因我國射頻IC設(shè)計研究起步較晚，為了追趕國際同行的步伐，研究了幾種更高性能60GHz壓控振蕩器（VCO）的創(chuàng)新技術(shù)，從低功耗、抗PVT漲落（即工藝離散、電源電壓波動、溫度變化）、低相位噪聲三個方面分別嘗試突破，并在40nm工藝線上對該三種VCO進行了流片驗證：低功耗VCO在1

4、.2V電源電壓下消耗了10.4mW的功率。與對照實驗的傳統(tǒng)VCO相比，在相位噪聲性能不受影響的情況下，功耗降低了23.5％?？筆VT漲落的VCO與作為對照的傳統(tǒng)VCO相比，代表了工藝離散的6組芯片在不同電源電壓下的輸出信號功率平均偏差降低了1.8dBm，同時優(yōu)值FOM也從-165dB提高到-169dB。低相位噪聲技術(shù)的VCO，其相位噪聲達到-85dBc/Hz@1MHz。與對照組的傳統(tǒng)VCO相比，相位噪聲降低了4dB。但是，此項技術(shù)的代價