CMOS快速鎖定鎖相環(huán)的研究與設(shè)計(jì).pdf

1、鎖相環(huán)(PLL，Phase-locked loop)是相位鎖定環(huán)路，它能夠跟蹤輸入信號(hào)的狀態(tài)，是各類(lèi)電子系統(tǒng)中的重要模塊。PLL被廣泛應(yīng)用在電子和通信等相關(guān)領(lǐng)域，可以實(shí)現(xiàn)頻率綜合、空間測(cè)速測(cè)距、調(diào)制解調(diào)等多種功能。本論文針對(duì)電荷泵型鎖相環(huán)(CPPLL, Charge pump phase-locked loop)的相關(guān)理論、模型和電路進(jìn)行研究。
　　本文介紹了PLL相關(guān)理論，分析了CPPLL的工作原理、關(guān)鍵技術(shù)、環(huán)路特性和線性模型

2、，并針對(duì)具有快速鎖定功能的電荷泵鎖相環(huán)進(jìn)行深入研究。通過(guò)選取合適的鎖相環(huán)拓?fù)浣Y(jié)構(gòu)，優(yōu)化環(huán)路參數(shù)，增加輔助控制模塊動(dòng)態(tài)調(diào)整環(huán)路帶寬等方法，最終設(shè)計(jì)了一款能夠快速入鎖的鎖相環(huán)電路。
　　本文采用中芯國(guó)際提供的0.18μm的標(biāo)準(zhǔn)CMOS工藝，基于三階電荷泵鎖相環(huán)結(jié)構(gòu)，設(shè)計(jì)了一種用于產(chǎn)生1GHz時(shí)鐘的快速鎖定鎖相環(huán)電路。通過(guò)在傳統(tǒng)的電荷泵鎖相環(huán)中增加一個(gè)輔助控制模塊，使鎖相環(huán)路可以在捕獲過(guò)程中增大環(huán)路帶寬，加快環(huán)路收斂過(guò)程，從而減小鎖定時(shí)